数字电子技术基础3[共72页]

1、第三章 组合逻辑电路中南大学信息科学与工程学院1第三章 组合逻辑电路3.1 3.1 概述概述3.2 3.2 组合逻辑电路的分析组合逻辑电路的分析3.3 3.3 组合逻辑电路的设计组合逻辑电路的设计3.4 3.4 若干常用组合逻辑电路及其应用若干常用组合逻辑电路及其应用第三章 组合逻辑电路中南大学信息科学与工程学院23.1 概述概述一、定义一、定义电路任意时刻的输出信号仅取决于该时刻的电路任意时刻的输出信号仅取决于该时刻的输输入信号入信号，与输入信号作用前，与输入信号作用前电路的状态电路的状态无关。无关。输入逻输入逻辑变量辑变量组合逻辑电路组合逻辑电路a1any1y2yma2输出逻输出逻辑变量辑

2、变量第三章 组合逻辑电路中南大学信息科学与工程学院3Y1=f1(a1,a2an)Y2=f2(a1,a2an).Ym=fm(a1,a2an)Y=F(A)二、逻辑功能的描述二、逻辑功能的描述第三章 组合逻辑电路中南大学信息科学与工程学院43.2 组合逻辑电路的分析方法组合逻辑电路的分析方法通过分析找出电通过分析找出电路的逻辑功能路的逻辑功能已知逻辑电路已知逻辑电路列出真值表列出真值表或功能表或功能表适当的化简适当的化简与变换与变换写出逻辑表达式写出逻辑表达式 分析其逻辑功能分析其逻辑功能 第三章 组合逻辑电路中南大学信息科学与工程学院5例例1：试分析下列组合逻辑电路的功能：试分析下列组合逻辑电路的

3、功能：=1=1ABCYCBAY . 12. 2. 列真值表列真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13.3. 分析逻辑功能分析逻辑功能奇偶校验器：奇偶校验器：A、B、C中有奇数个中有奇数个“1”，输，输出为出为“1”；A、B、C中有偶数个中有偶数个“1”，输，输出为出为“0”；01101001第三章 组合逻辑电路中南大学信息科学与工程学院6例例2 2：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助

4、中间变量借助中间变量P。第三章 组合逻辑电路中南大学信息科学与工程学院7（2）化简与变换：）化简与变换： （3）由表达式列出真值表。）由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致时，三个变量不一致时， 电路输出为电路输出为“1”，所以这个电路，所以这个电路 称为称为“不一致电路不一致电路”。8例例3：试分析下列组合逻辑电路的功能：试分析下列组合逻辑电路的功能)(301201101001DAADAADAADAASY1&1YA1A0D0D1D2D3S111第三章 组合逻辑电路中南大学信息科学与工程学院9YA1 A0S1 00 0 00 0 10 1 00

5、1 1D0D1D2D3)(301201101001DAADAADAADAASY10 四选一数据选择器四选一数据选择器YA1A0D0SD1D2D3数据输出端数据输出端地址输入端地址输入端数据输入端数据输入端选通端选通端(使能端、使能端、控制端控制端)：低电平：低电平有效有效11 八选一数据选择器八选一数据选择器YA1A0D0SD1D2D3D4D5D6D7A2第三章 组合逻辑电路中南大学信息科学与工程学院12八选一数据选择器功能表八选一数据选择器功能表 0 D0 D1 D2 D3 D4 D5 D6 D7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

6、 1 0 0 0 0 0 0 0 0YA2 A1 A0S第三章 组合逻辑电路中南大学信息科学与工程学院133.3 组合逻辑电路的设计（综合）组合逻辑电路的设计（综合）按照给定具体的逻辑问题设计出最按照给定具体的逻辑问题设计出最简单的逻辑电路简单的逻辑电路逻辑抽象逻辑抽象 适当的化简适当的化简与变换与变换写出逻辑写出逻辑表达式表达式列出真值表列出真值表或功能表或功能表选择合适的选择合适的器件实现器件实现画出其画出其电路图电路图1、确定输入、输出逻辑变量的个数、确定输入、输出逻辑变量的个数2、确定输入、输出逻辑变量的含义、确定输入、输出逻辑变量的含义3、根据逻辑关系列出真值表或功能表、根据逻辑关系

7、列出真值表或功能表1、SSI的设计的设计2、MSI的设计的设计3、PLD的设计的设计第三章 组合逻辑电路中南大学信息科学与工程学院14例例1：试设计一个多数表决电路（三人表决电路）：试设计一个多数表决电路（三人表决电路）输入逻辑变量输入逻辑变量 A、B、C 1 ： 同意同意 0： 不同意不同意输出逻辑变量输出逻辑变量Z： 1 ： 通过通过 0 ：不通过：不通过1、逻辑抽象、逻辑抽象ABCZ0000010100111001011101112、列出真值表、列出真值表3、写出逻辑表达式、写出逻辑表达式ABCCABCBABCAZ00010111第三章 组合逻辑电路中南大学信息科学与工程学院154、适当

8、的化简与变换、适当的化简与变换ABCCABCBABCAZ11100100Z0A10001101BC1161）SSI实现（与非门）实现（与非门）5、选择合适的器件实现，画出电路图、选择合适的器件实现，画出电路图BCACAB&ABCZ172）MSI实现（实现（四选一数据选择器四选一数据选择器）)(301201101001DAADAADAADAASY301201101001DAADAADAADAAYS令令 =0ABCCABCBABCAZ令令A1=A，A0=B，Y=Z010101AACAACAAY可得：可得：D0=0，D1=D2=C，D3=118 四选一数据选择器四选一数据选择器YA1A0D0SD1D

9、2D3ZBCA1第三章 组合逻辑电路中南大学信息科学与工程学院19例例2 2：设计一个将余设计一个将余3码变换成码变换成8421BCD码的码的组合逻辑电路。组合逻辑电路。解：解：（1）根据题目要求，列出真值表）根据题目要求，列出真值表第三章 组合逻辑电路中南大学信息科学与工程学院20（2）用卡诺图进行化简。（注意利用无关项）用卡诺图进行化简。（注意利用无关项）第三章 组合逻辑电路中南大学信息科学与工程学院21（3）由逻辑表达式）由逻辑表达式 画出逻辑图。画出逻辑图。第三章 组合逻辑电路中南大学信息科学与工程学院223.4 若干常用的组合逻辑电路若干常用的组合逻辑电路 制成标准化的中规模集制成标

10、准化的中规模集成电路产品成电路产品编码器、译码器、数编码器、译码器、数据选择器、数值比较据选择器、数值比较器、加法器、函数发器、加法器、函数发生器、奇偶校验器生器、奇偶校验器3.4.1 编码器编码器将不同的事物用二进制将不同的事物用二进制代码表示的电路代码表示的电路 一、普通编码器一、普通编码器I08线线3线编码器线编码器I1I2I3I4I5I6Y2I7Y1Y0第三章 组合逻辑电路中南大学信息科学与工程学院23 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00

11、0 0 0 0 0 1 00 0 0 0 0 0 0 1Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7输输 出出 输输 入入8线线3线编码器功能表线编码器功能表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I70 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 1第三章 组合逻辑电路中南大学信息科学与工程学院24Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7111I7I6I5I4I3I2I1I0第三章 组合逻辑电路中南大学信息科学与工程学院25 输输 入入输输 出出I0 I1

12、I2 I3 I4 I5 I6 I7Y2 Y1 Y01 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 18线线3线优先编码器功能表线优先编码器功能表二、优先编码器二、优先编码器第三章 组合逻辑电路中南大学信息科学与工程学院26三、功能扩展三、功能扩展 输输 入入输输 出出 I0 I1 I2 I3 I4 I5 I6 I7 S Y2 Y1 Y0 YEX YS 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1

13、 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 0 0 0 127四、中规模集成编码器四、中规模集成编码器1、8线线3线优先编码器（线优先编码器（74LS148）8线线3线优先编码器线优先编码器 74LS148 0I1I2I3I4I5I6I7IS2Y1Y0YEXYSY1 1 0 0 1 1 1 1 01

14、0 0 0 10 0 1 1 0 0 0 1 00 0 1 0 10 0 0 1 0 1 1 1 11 1 1 1 11 1 1 1 1 1 1 1 01 1 1 1 0 为选通端为选通端： =1编码器禁止工作；编码器禁止工作； =0编码器正常工作编码器正常工作SSS 为无编码信号输入端：为无编码信号输入端： =1，有编码信号输入；，有编码信号输入； =0，电路工作但无编码，电路工作但无编码信号输入信号输入SYSYSY 为编码输出信号有效端：为编码输出信号有效端： =0，电路工作且有编码输入；，电路工作且有编码输入； =1，编码输出信号无效，编码输出信号无效EXYEXYEXY282、二、二十进

15、制优先编码器（十进制优先编码器（74LS147）二二十进制优先编码器十进制优先编码器 74LS1470I1I2I3I4I5I6I7I2Y1Y0Y3Y8I9I第三章 组合逻辑电路中南大学信息科学与工程学院29例：例：设计一个键控设计一个键控8421BCD8421BCD码编码器。码编码器。SSSSSSSSSS10V1k10D7CCC86B52A493第三章 组合逻辑电路中南大学信息科学与工程学院30（2）由真值表写出各输出的逻辑表达式为：）由真值表写出各输出的逻辑表达式为：9898SSSSA76547654SSSSSSSSB解：（解：（1 1）列出真值表：）列出真值表：97531975317632

16、7632SSSSSSSSSSDSSSSSSSSC第三章 组合逻辑电路中南大学信息科学与工程学院3198SSA 7654SSSSB 975317632SSSSSDSSSSC重新整理得：重新整理得：（3 3）由表达式画）由表达式画 出逻辑图：出逻辑图：SSSSSSSSSS0123456789VCC1k10&A&BC&D&第三章 组合逻辑电路中南大学信息科学与工程学院32（4 4）增加）增加控制使能标志控制使能标志GS ：当按下当按下S0S9任意一个键时，任意一个键时，GS=1表示有信号输入；表示有信号输入；当当S0S9均没均没按下时，按下时，GS=0表示没有信号表示没有信号输入。输入。SSSSSS

17、SSSS0123456789ABCDGS&1VCC1k10第三章 组合逻辑电路中南大学信息科学与工程学院333.4.2 译码器译码器将二进制代码译成对应的输出的将二进制代码译成对应的输出的高、低电平信号的电路高、低电平信号的电路 ；是编码；是编码的反操作的反操作一、二进制译码器一、二进制译码器A03线线8线译码器线译码器A1A2Y3Y4Y5Y6Y2Y7Y1Y0二进制二进制译码器译码器 二二十进制译码器十进制译码器显示译码器显示译码器1、原理图、原理图第三章 组合逻辑电路中南大学信息科学与工程学院34输输 入入输输 出出A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0

18、 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 3线线8线译码器真值表线译码器真值表0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY 0127AAAY 35A03线线8线译码器线译码器A1A22、中规模集成、中规模集成3线线8线译码器

19、线译码器（74LS138）7Y6Y5Y4Y3Y2Y1Y0YS13S2S 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1第三章 组合逻辑电路中南大学信息科学与工程学院36第三章 组合逻辑电路中南大学信息科学与工程学院373、译码器设计组合逻辑函数、译码器设计组合逻辑函数推论推论1：3线线8线译码器辅以适当门电路可实现任何线译码器辅以适当门电路可实现任何三变量的多输出逻

20、辑函数三变量的多输出逻辑函数推论推论2：n线线2n线译码器辅以适当门电路可实现任何线译码器辅以适当门电路可实现任何n变量的多输出逻辑函数变量的多输出逻辑函数第三章 组合逻辑电路中南大学信息科学与工程学院38例如：试利用例如：试利用3线线8线译码器线译码器74LS138设计多输出的组合逻辑函数设计多输出的组合逻辑函数CBABCACAZ1CBABAZ2CBABCACABCBAZ16543mmmm6543mmmmCBABAZ2532mmm39A03线线8线译码器线译码器A1A27Y6Y5Y4Y3Y2Y1Y0YS13S2SABC1&Z1Z2第三章 组合逻辑电路中南大学信息科学与工程学院40二、二、 中

21、规模集成二中规模集成二十进制译码器（十进制译码器（74LS42）&Y4Y5Y6Y73&2&Y0&Y1YY9Y&Y8&13012A11AA1A1111第三章 组合逻辑电路中南大学信息科学与工程学院4142二二十进制译码器十进制译码器A0A1A2中规模集成二中规模集成二十进制译码器十进制译码器（74LS42）逻辑示意）逻辑示意图图7Y6Y5Y4Y3Y2Y1Y0YA38Y9Y第三章 组合逻辑电路中南大学信息科学与工程学院43三、显示译码器三、显示译码器1、七段字符显示器、七段字符显示器1）发光二极管（）发光二极管（LED）abcdefgD.P第三章 组合逻辑电路中南大学信息科学与工程学院44共阴极驱

22、动：共阴极驱动： a b c d e f g dp0Ra1第三章 组合逻辑电路中南大学信息科学与工程学院45共阳极驱动：共阳极驱动：0 a b c d e f g dp+5VRRa+5V1第三章 组合逻辑电路中南大学信息科学与工程学院46abcdefg2、BCD七段显示译码器七段显示译码器BCD七七段段显显示示译译码码器器A3A1A2A0abcdefg0000000100100011第三章 组合逻辑电路中南大学信息科学与工程学院47输输 入入输输 出出A3 A2 A1 A0Ya Yb Yc Yd Ye Yf Yg 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0

23、0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1BCD七段显示译码器七段显示译码器真值表真值表第三章 组合逻辑电路中南大学信息科学与工程学院483、中规模集成、中规模集成BCD七段显示译码器七段显示译码器(74LS48)A0 BCD七段显示译码器七段显示译码器A1A2YeYdYcYbYfY

24、aYgA3LT RBIRBOBI /试灯端：为试灯端：为“0”时，显时，显示器全亮，显示示器全亮，显示 “8”灭零输入端：为灭零输入端：为“0”时且时且A3A2A1A0=0000，显示器全灭，显示器全灭，不显示，不显示 “0”灭灯输入端：为灭灯输入端：为“0”时时显示器全灭显示器全灭灭零输出端：灭零输入端为灭零输出端：灭零输入端为“0”时且时且A3A2A1A0=0000，输，输出为出为“0”第三章 组合逻辑电路中南大学信息科学与工程学院494、74LS48的应用的应用第三章 组合逻辑电路中南大学信息科学与工程学院503.4.3 加法器加法器二进制之间的算术运算都是化做二进制之间的算术运算都是化

25、做若干步加法运算进行，因此加法若干步加法运算进行，因此加法器是构成算术运算器（器是构成算术运算器（AU）的）的基本单元基本单元一、一、1位加法器位加法器1、半加器、半加器不考虑来自低位的进位将不考虑来自低位的进位将两个二进制相加两个二进制相加HAABSCO输 入输出 A BS CO 0 0 0 1 1 0 1 10 01 01 00 1BABABASCO=AB第三章 组合逻辑电路中南大学信息科学与工程学院51BABABASCO=AB=1&ABSCOHA第三章 组合逻辑电路中南大学信息科学与工程学院522、全加器、全加器考虑来自低位的进位，将考虑来自低位的进位，将两个二进制数和来自低位两个二进制

26、数和来自低位的进位的进位3个数相加个数相加FAABSCO输 入输出 A B CI S CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 01 01 00 1CI1 00 10 11 1ABCICIBACIBACIBASABCICIABCIBABCIACO第三章 组合逻辑电路中南大学信息科学与工程学院53S0A10001101BCI1ABCICIBACIBACIBAS11110000)()(BCICIBACIBCIBA)()(CIBACIBACIBA第三章 组合逻辑电路中南大学信息科学与工程学院54CO0A10001101BCI1ABCIC

27、IABCIBABCIACO11110000CIBAABCIBAABCIBABCIAAB)()(第三章 组合逻辑电路中南大学信息科学与工程学院55CIBAABCO)(CIBAS第三章 组合逻辑电路中南大学信息科学与工程学院56二、多位加法器二、多位加法器1、串行进位加法器、串行进位加法器A3A2A1A0+B3B2B1B0=C4S3S2S1S0C4C3C2C1C0第三章 组合逻辑电路中南大学信息科学与工程学院572、超前进位加法器、超前进位加法器Si直接由直接由Ai与与Bi构成，不由各进位信号产生，构成，不由各进位信号产生，可提高运算速度可提高运算速度iiiiCIBASiiiiiiCIBABACO

28、)(iiiBAG 定义进位生成函数iiiBAP进位传送函数)(00011111CIPGPCIBAS000000CIPCIBAS第三章 组合逻辑电路中南大学信息科学与工程学院58)()()(001011200011211122222CIPPGPGPCIPGPGPCIPGPCIBAS)(001201212233CIPPPGPPGPGPS0012301231232334CIPPPPGPPPGPPGPGCO第三章 组合逻辑电路中南大学信息科学与工程学院59三、中规模集成四位超前进位全加器三、中规模集成四位超前进位全加器 （74LS283，74LS83）四位超前进位全加器四位超前进位全加器A3A2A1A

29、0B3B2B1B0CICOS3S2S1S0 0 1 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 0第三章 组合逻辑电路中南大学信息科学与工程学院601、构成全减器、构成全减器X3X2X1X0-Y3Y2Y1Y0=X3X2X1X0+-Y3Y2Y1Y0补码101230123YYYYXXXX四、中规模集成四位超前进位全加器的应用四、中规模集成四位超前进位全加器的应用D为减法符号位D=1时，结果为正D0时，结果为负第三章 组合逻辑电路中南大学信息科学与工程学院61四位超前进位全加器四位超前进位

30、全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0X3 X2 X1X0T3 T2 T1 T0 Y3Y2Y1Y011111D 1 0 0 1 0 1 1 11 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1 0 0第三章 组合逻辑电路中南大学信息科学与工程学院622、构成全加、构成全加/全减器全减器U=0，做加法，做加法 Bi=YiU=1，做，做减减法法 Bi=YiUYiBiAi=XiCOUDCI=UTi=Si输入输入输出输出第三章 组合逻辑电路中南大学信息科学与工程学院63四位超前进位全加器四位超前进位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0X3

31、X2 X1X0T3 T2 T1 T0 Y3Y2Y1Y0=1 =1 =1 =1UD=1第三章 组合逻辑电路中南大学信息科学与工程学院643、设计组合逻辑电路、设计组合逻辑电路例如、试设计一个代码转换电路，将例如、试设计一个代码转换电路，将8421 BCD码转换为码转换为余余3码码。Y3Y2Y1Y0=DCBA+0011第三章 组合逻辑电路中南大学信息科学与工程学院65四位超前进位全加器四位超前进位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0Y3 Y2 Y1 Y0D C B A 0 0 1 1 0第三章 组合逻辑电路中南大学信息科学与工程学院663.4.4 数值比较器数值比较器比较两个二进制数的比较两个二进制数的大小的逻辑电路大小的逻辑电路一、一、1位数值比较器位数值比较器输 入 输 出 A BY(AB) Y(A=B) Y(AB) Y(A=B) Y(AB3100A3=B3A2B2100A3=B3A2=B2 A1B1100A3=B3A2=B2 A1=B1A0B0100A3=B3A2=B2 A1=B1 A0=B0010A3=B3A2=B2A1=B1 A0B0001A3=B3A2=B2 A1B1 001A3=B3A2B2001A3B)Y(A=B)Y(AB)I(AB)第三章 组合逻辑电路中南大学信息科学与工程学院70 74LS14874LS148扩展为扩展为1616线线