集成电路工艺项目实训报告

1、集成电路工艺项目实训报告目 录第一章 silvaco tcad软件21.1 silvaco tcad软件概述21.2 athena工艺仿真流程21.3 atlas器件仿真器概述3第二章 nmos管介绍32.1 nmos管的基本结构32.2 nmos管的工作原理42.3 nmos器件仿真器的基本工艺流程4第三章 nmos实训仿真43.1 器件仿真剖面图及其参数提取43.1.1 器件剖面图43.1.2 抽取器件参数提取53.2 栅极特性曲线输出以及i/v输出曲线63.2.1 栅极特性曲线63.2.2 i/v输出曲线73.3参数变化对器件的影响73.3.1改变阱浓度所得器件结构及曲线73.3.2改变

2、快速热退火温度的影响83.3.3改变调整阈值电压的注入浓度的影响93.3.4改变源/漏浓度所得的器件结构及曲线103.4参数对器件影响实验结论11第四章 实训总结12附录：131.剖面图程序132.输出栅极特性曲线163.输出曲线组17参考文献18第一章 silvaco tcad软件1.1 silvaco tcad软件概述用来模拟半导体器件电学性能，进行半导体工艺流程仿真，还可以与其它eda工具组合起来使用(比如spice)，进行系统级电学模拟。sivacotcad为图形用户界面，直接从界面选择输入程序语句，非常易于操作。其例子教程直接调用装载并运行，是例子库最丰富的tcad软件之一。silv

3、aco tcad平台包括：工艺仿真(athena)、器件仿真(atlas)、快速器件仿真(mercury)。1.2 athena工艺仿真流程图1-1 athena工艺仿真流程1.3 atlas器件仿真器概述图1-2 atlas器件仿真器概述第二章 nmos管介绍2.1 nmos管的基本结构在一块掺杂浓度较低的p型硅衬底（提供大量可以动空穴）上，制作两个高掺杂浓度的n+区(n+区域中有大量为电流流动提供自由电子的电子源)，并用金属铝引出两个电极，分别作漏极d和源极s。然后在半导体表面覆盖一层很薄的二氧化硅(sio2)绝缘层，在漏源极间的绝缘层上再装上一个铝电极（通常是多晶硅）,作为栅极g。在衬底

4、上也引出一个电极b，这就构成了一个n沟道增强型mos管。mos管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。它的栅极与其它电极间是绝缘的。2.2 nmos管的工作原理 vgs=0 的情况，增强型mos管的漏极d和源极s之间有两个背靠背的pn结。当栅源电压vgs=0时，即使加上漏源电压vds，而且不论vds的极性如何，总有一个pn结处于反偏状态，漏源极间没有导电沟道，所以这时漏极电流id0。 vgs0 的情况，若vgs0，则栅极和衬底之间的sio2绝缘层便产生一个电场。电场方向垂直半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。排斥空穴：使栅极附近的p型衬底中的空

5、穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 p型衬底中的电子（少子）被吸引到衬底表面。当vgs数值较小，吸引电子的能力不强时，漏源极之间仍无导电沟道出现， vgs增加时，吸引到p衬底表面层的电子就增多，当vgs达到某一数值时，这些电子在栅极附近的p衬底表面便形成一个n型薄层，且与两个n+区相连通，在漏源极间形成n型导电沟道，其导电类型与p衬底相反，故又称为反型层。vgs越大，作用半导体表面的电场就越强，吸引p衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。2.3 nmos器件仿真器的基本工艺流程 a.衬底硅氧化：在衬底表面产生一层相对较厚的sio2有选择地刻蚀氧化区

6、，暴露出将来用来生成mos晶体管的硅表面。 b.用高质量氧化物薄膜覆盖si表面，这层氧化物最终将形成mos晶体管的栅极氧化物。c.在薄氧化层顶部淀积一层多晶硅。多晶硅可以用做mos晶体管的栅电极材料，也可以用做硅集成电路中的互连线。d.成型和刻蚀多晶硅层，形成连线和mos管的栅极，刻蚀未覆盖多晶硅的那层薄栅极氧化物，裸露出硅表层，这样可以在其上面形成源区和漏区了。e.通过扩散或离子注入方式，整个硅表层就会被高浓度的杂质所掺杂，形成源区和漏区。用一层sio2绝缘层覆盖整个表面对绝缘氧化层成型得到源极和漏极的接触孔，表层蒸发覆盖一层铝，形成互连线，将金属层成型并刻蚀，其表层形成了mos管的互连。第

7、三章 nmos实训仿真3.1 器件仿真剖面图及其参数提取3.1.1 器件剖面图图3-1 器件剖面图3.1.2 抽取器件参数提取a.抽取结深：extract name=“nxj”xj silicon mat.occno=1x.val=0.1 junc.occno=1b.n+源/漏极薄层电阻 extract name=n+ sheet rho sheet.res material=siliconmat.occno=1 x.val=0.05 region.occno=1c.测量沟道阈值电压extract name=n1dvt 1dvt ntype vb=0.0 qss=1e10 x.val=0.49

8、在这条extract语句中，1dvt指测量一维阈值电压；ntype指器件类型；x.val=0.49为器件沟道内一点；qss=1e10指浓度为1e10cm-3的表面态电荷；vb=0.0栅极偏置0v。d.沟道表面掺杂浓度extract name=chan surf conc surf.conc impurity=net doping material=silicon mat.occno=1 x.val=0.45e.idmaxextract max current and saturation slope参数如下:表3-1 提取参数表结深nxj=0.34326 um方块电阻n+ sheet rho=

9、73.3932 ohm/square沟道阈值电压n1dvt=0.607028 v沟道表面掺杂浓度chan surf conc=6.14477e+016 atoms/cm3nidsmax0.0004429293.2 栅极特性曲线输出以及i/v输出曲线3.2.1 栅极特性曲线 图3-2 栅极特性曲线3.2.2 i/v输出曲线令栅极的电压不断地增加，形成3组i/v输出曲线组如下图：7solve vgate=1.1 outf=solve_tmp1 solve vgate=2.2 outf=solve_tmp2 solve vgate=3.3 outf=solve_tmp3load infile=sol

10、ve_tmp1log outf=nmos1_1.logsolve name=drain vdrain=0 vfinal=3.3 vstep=0.3从load到solve语句为止的语组会生成vgs=1.1v时的id-vds曲线数据。如果要生成vgs=2.2v，vgs=3.3v时的id-vds曲线数据，只要重复这三个语句即可。为画出曲线族，用如下语句：tonyplot -overlay -st mos1ex02_1.log mos1ex02_2.log mos1ex02_3.log此语句overlay指在一张图中含盖三个plot文件。图3-3 i/v输出曲线集成电路工艺项目实训报告3.3参数变化对

11、器件的影响3.3.1改变阱浓度所得器件结构及曲线 参数条件器件剖面图栅极特性曲线输出iv特性8e6cm-28e12cm-28e13cm-2图3-4 阱浓度对器件的影响表3-2 阱浓度改变对器件参数的变化表参数条件结深xj/（um）n+区方块电阻1dd区方块电阻沟道表面浓度沟道阈值电压8e6cm-20.3256141 28.4342 1613.52 2.33089e+0160.278329 v8e12cm-20.174874 28.8173 2139.69 3.96693e+0160.597573 v8e13cm-20.113062 29.0259 2976.39 1.85668e+0171.2

12、1642 v3.3.2改变快速热退火温度的影响参数条件器件剖面图栅极特性曲线输出的iv特性800c9001000图3-5 改变快速热退火温度的影响表3-3 改变快速热退火温度对器件参数的变化表 参 数条件结深xj/（nm）n+区方块电阻1dd区方块电阻沟道表面浓度沟道阈值电压8000.16827837.54282248.521.3568e160.2824329000.17526829.36422163.153.78659e160.27832910000.17623921.63451817.369.7511e160.2426253.3.3改变调整阈值电压的注入浓度的影响参数条件器件剖面图栅极特性

13、曲线输出的i-v特性9.5e8cm-29.5e11cm-29.5c12cm-2图3-6 改变调整阈值电压的注入浓度的影响表3-4 改变调整阈值电压的注入浓度对器件参数的变化表参数条件结深xj/（nm）n+区方块电阻1dd区方块电阻沟道表面浓度长沟阈值电压1dvtidmax沟道阈值电压9.5e8cm-20.17845628.45371942.656.34061e+0150.3391639.18364e-50.28249.5e11cm-20.17382729.52632175.626.34061e+0150.609034.30803e-50.28249.5e12cm-20.16845729.784

14、63567.526.34061e+0151.867438.24883e-50.2824参数条件器件剖面图栅极特性曲线输出的i-v特性5e12cm-25e9cm-25e6cm-23.3.4改变源/漏浓度所得的器件结构及曲线图3-7 改变源/漏浓度所得的器件结构及曲线表3-5 改变源/漏浓度对器件参数的变化表 参数条件结深xj/（nm）n+区方块电阻1dd区方块电阻沟道表面浓度长沟阈值电压1dvt阈值电压vth5e12cm-20.09052630.073510732.11.84875e182.996190.5279565e9cm-20.07432736.524812365.83.76479e163

15、.256980.5965428e6cm-20.04242841.368918625.53.76399e163.256730.6358453.4参数对器件影响实验结论表3-6 参数对器件影响实验结论 参数工艺条件结深n+区方块电阻idd区方块电阻沟道表面浓度长沟道阈值电压阈值电压idmax增加阱浓度增加源极/漏极浓度先升后降先降后无变化先升后降无变化变化无增加阈值电压调整的注入浓度无变化无变化提高快速热退火温度第四章 实训总结这一次的实训主要是nmos晶体管的基本工艺流程，要利用软件对其进行仿真，首先要做的是工艺仿真，然后是器件仿真，最后修改工艺参数，看看有哪些变量对实验结果影响比较大。刚开始的

16、时候，主要是编写程序，利用老师给的资料我查到了许多的程序，然后进行运行，最后会出现工艺仿真的剖面图。后来我们要做的就是利用修改工艺参数看看哪些参数影响器件，对此，我需要做两组图，一个是栅极特性曲线，还有一个是输出组特性曲线，最后由vgate分别输入三组数据，得到三条曲线图。solve vgate=1.9 outf=solve_tmp1 solve vgate=2.9 outf=solve_tmp2 solve vgate=3.9 outf=solve_tmp3load infile=solve_tmp1log outf=nmos1_1.logsolve name=drain vdrain=0

17、vfinal=3.3 vstep=0.3从load到solve语句为止的语句组会生成vgs=1.1v时的id-vds曲线数据。如果要生成vgs=2.2v，vgs=3.3v时的id-vds曲线数据，只要重复这三个语句即可。为画出曲线族，用如下语句：tonyplot -overlay -st mos1ex02_1.log os1ex02_2.log mos1ex02_3.log此语句overlay指在一张图中含盖三个plot文件。从这次实验中，我学到了如何使用软件对工艺器件进行仿真，并且对nmos管有了更深一步的了解，掌握基本noms工艺流程，熟练的了解了氧化、离子注入与扩散工艺，使用silvac

18、o软件进行模拟以及如何在tcad环境下进行moms工艺流程模拟。会应用silvaco软件提取mos晶体管的各种参数，以及不同工艺组合对moms晶体管的阈值电压、薄层电阻等电学参数的影响。对我以后的工作打下了坚实的基础。附录：1.剖面图程序go athena#定义网格xline x loc=0 spac=0.1line x loc=0.2 spac=0.006line x loc=0.4 spac=0.006line x loc=0.5 spac=0.01#定义网格yline y loc=0.00 spac=0.002line y loc=0.2 spac=0.005line y loc=0.5

19、 spac=0.05line y loc=0.8 spac=0.15# orientation初始硅的100晶向,p型衬底init orientation=100 c.phos=1e14 space.mul=2# pwell formation including masking off of the nwell#gateoxidation栅氧化diffuse time=30 temp=1000 dryo2 press=1.00 hcl=3etch oxide thick=0.02#p-well implantimplant boron dose=8e12 energy=100 pearsdi

20、ffuse temp=950 time=100 weto2 hcl=3# n-well implant not shown# welldrive starts herediffuse time=50 temp=1000 t.rate=4.000 dryo2 press=0.10 hcl=3diffuse time=220 temp=1200 t.rate=-4.444 nitro press=1diffuse time=90 temp=1200 t.rate=-4.444 nitro press=1etch oxide all# sacrificial cleaning oxidediffus

21、e time=20 temp=1000 dryo2 press=1 hcl=3etch oxide all# gate oxide grown herediffuse time=11 temp=925 dryo2 press=1.00 hcl=3# extract a design parameterextract name=gateox thickness oxide mat.occno=1 x.val=0.5#vt adjust implant 阈值电压调整注入implant boron dose=9.5e11 energy=10 pearsondepo poly thick=0.2 di

22、vi=10#from now on the situation is 2-d#栅刻蚀etch poly left p1.x=0.35#多晶硅氧化method fermi compressdiffuse time=3 temp=900 weto2 press=1.0#多晶掺杂implant phosphor dose=3.0e13 energy=20 pearsondepo oxide thick=0.120 divisions=8etch oxide dry thick=0.120implant arsenic dose=5.0e15 energy=50 pearsonmethod fermi

23、 compressdiffuse time=1 temp=900 nitro press=1.0# pattern s/d contact metaletch oxide left p1.x=0.2deposit alumin thick=0.03 divi=2etch alumin right p1.x=0.18# extract design parameters# extract final s/d xj#抽取结深参数extract name=nxj xj silicon mat.occno=1 x.val=0.1 junc.occno=1#抽取方块电阻参数# extract the n

24、+ regions sheet resistanceextract name=n+ sheet rho sheet.res material=siliconmat.occno=1 x.val=0.05 region.occno=1#抽取idd电阻参数# extract the sheet rho under the spacer, of the ldd regionextract name=ldd sheet rho sheet.res material=silicon mat.occno=1 x.val=0.3 region.occno=1#抽取沟道表面浓度参数# extract the s

25、urface conc under the channel.extract name=chan surf conc surf.conc impurity=net doping material=silicon mat.occno=1 x.val=0.45# extract a curve of conductance versus bias.extract start material=polysilicon mat.occno=1 bias=0.0 bias.step=0.2 bias.stop=2 x.val=0.45extract done name=sheet cond v bias

26、curve(bias,1dn.conduct material=silicon mat.occno=1 region.occno=1) outfile=extract.dat#抽取沟道阈值电压# extract the long chan vtextract name=n1dvt 1dvt ntype vb=0.0 qss=1e10 x.val=0.49structure mirror rightelectrode name=gate x=0.5 y=0.1electrode name=source x=0.1electrode name=drain x=0.9electrode name=s

27、ubstrate backsidestructure outfile=mos0.str# plot the structuretonyplot mos0.str2.输出栅极特性曲线#输出特性曲线部分go atlasmesh infile=mos0.str# set material modelsmodels cvt srh print contact name=gate n.polyinterface qf=3e10# get initial solutionsolve initmethod newton trap solve prev# bias the drain a bit.#solve

28、 vdrain=0.025 vstep=0.025 vfinal=0.1 name=drainsolve vdrain=0.1# ramp the gate to a volt.log outf=mos0_ids.log mastersolve vgate=0 vstep=0.2 vfinal=2.0 name=gate# extract device parametersextract name=nvt(xintercept(maxslope(curve(abs(v.gate),abs(i.drain)- abs(ave(v.drain)/2.0)extract name=nbeta slope(maxslope(curve(abs(v.gate),abs(i.drain)* (1.0/abs(ave(v.drain)# extract the device parameter subvt.#extract init inf=mos0_ids.logextract name=nsubvt 1.0/slope(maxslope(curve(abs(v.gate),log10(abs(i.drain)to