数字电路 第4章.ppt

1、第 四 章 组合逻辑电路 4.1 概述 4.2 组合逻辑电路的分析和设计方法 4.3 常用组合逻辑电路 4.4 组合逻辑电路的竞争冒险现象 教学内容 1.1.组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法 2.2.常用组合逻辑模块的使用常用组合逻辑模块的使用 本章重点本章重点 数字电路数字电路 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 任一时刻的输出仅取决于任一时刻的输出仅取决于 该时刻的输入，与电路原来的该时刻的输入，与电路原来的 状态无关。状态无关。 任一时刻的输出不仅取决任一时刻的输出不仅取决 于现时的输入，而且还与电路于现时的输入，而且还与电路 原来状态原来状态 有

2、关。有关。 4.1 概述概述 组合逻辑电路在电路结构上不包含存储单组合逻辑电路在电路结构上不包含存储单 元，仅仅是由各种元，仅仅是由各种门电路门电路组成，组成， 4.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法 4.2.1 组合逻辑电路的分析方法 组合逻辑电路图组合逻辑电路图写出逻辑表达式写出逻辑表达式 分析方法步骤：分析方法步骤： 化简化简说明功能说明功能列真值表列真值表 已知逻辑电路已知逻辑电路说明逻辑功能说明逻辑功能 分分 析析 逻辑图逻辑图 逻辑表逻辑表 达式达式 1 1 最简与或最简与或 表达式表达式 化简 2 )( 1 ABY )( 2 BCY )( 3 CAY Y

3、 2 CABCABY 从输入到输出 逐级写出 )()()()( 321 CABCABYYYY 最简与或最简与或 表达式表达式 3 真值表真值表 CABCABY 3 4 电路的逻电路的逻 辑功能辑功能 当输入当输入A、B、 C中有中有2 2个或个或3 3 个为个为1 1时，输时，输 出出Y为为1 1，否则，否则 输出输出Y为为0 0。所。所 以这个电路实以这个电路实 际上是一种际上是一种3 3 人表决用的组人表决用的组 合电路：只要合电路：只要 有有2票或票或3票同票同 意，表决就通意，表决就通 过。过。 4 0 0 0 1 0 1 1 1 A B C D )(DBA )(DC )( A CD

4、)( B CD )( CB D)( B D )( C D )()( DCDBA )()()( CBDBCDACD )()( CDBD 解：解： DCDBADCDBAY )()( 2 CBDBCDACDCBDBCDACDY )()()( 1 CDBDCDBDY )()( 0 由真值表知：该电路可用来判别输入的由真值表知：该电路可用来判别输入的4位二位二 进制数数值的范围。进制数数值的范围。 BA CIBA)( CIBA)( AB CIBAS ABCIBACO)( 这是一个全这是一个全 加器电路加器电路 CIBAS ABCIBACO)( 形式变换形式变换 写出表达式写出表达式 并简化并简化 4.2

5、.2 组合逻辑电路的设计方法 根据实际逻辑问题根据实际逻辑问题最简单逻辑电路最简单逻辑电路 设设 计计 步骤：步骤： 确定输入、输出确定输入、输出 列出真值表列出真值表 分析题意，将设计分析题意，将设计 要求转化为逻辑关要求转化为逻辑关 系，这一步为设计系，这一步为设计 组合逻辑电路的关键组合逻辑电路的关键 根据设根据设 计要求计要求 根据设计所用根据设计所用 芯片要求芯片要求 画逻辑电路图画逻辑电路图 选择所需选择所需 门电路门电路 例例1：设计三人表决电路（设计三人表决电路（A、B、C）。每人）。每人 一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。 结果用

6、指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮， 否则不亮。用与非门实现否则不亮。用与非门实现. 解解: 1.首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三。三 个按键个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。 输出量为输出量为 L，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。 2. 根根 据据 题题 意意 列列 出出 真真 值值 表表 A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.画出卡诺图化简：画出卡诺图化简：

7、A BC 0 0001 1 1110 111 1 0 0 0 0 ABBC AC L= AC + BC + AB 4 4、用与非门实现逻辑电路、用与非门实现逻辑电路 )()()()( BCACABBCACABL A A B B C C L L 例例4.2.2： 解解: :取红取红、黄、绿三盏灯分别用黄、绿三盏灯分别用 R、A、G表示，表示，设灯亮为设灯亮为“1”1”， 不亮为不亮为“0”0”；故障信号为输出；故障信号为输出 变量用变量用Z Z表示，规定正常为表示，规定正常为“0”0”， 不正常为不正常为“1”1”。 R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1

8、 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1、列真值表、列真值表 2、写逻辑函数式、写逻辑函数式 RAGGRAGARAGRGARZ 3、化简、化简 R R AGAG 0 0001 1 1110 111 1 1 0 0 0 RGRAAG GAR RARGAGGARZ 4、画逻辑图、画逻辑图RARGAGGARZ 用与非门实现用与非门实现 )()()()()( RARGAGGARRARGAGGARZ 用与或非门实现用与或非门实现 R R AGAG 0 0001 1 1110 111 1 1 0 0 0 )(GARGARGARZ 4.3 若干常用的组合逻辑电路若干常用的组合

9、逻辑电路 4.3.1 编码器 编码编码：用二进制代码来表示某一信息（文：用二进制代码来表示某一信息（文 字、数字、符号）的过程。字、数字、符号）的过程。 实现编码操作的电路称为实现编码操作的电路称为编码器编码器。 编编 码码 器器 高？低？高？低？码？码？ 普普 通通 编编 码码 器器 3位二进制（位二进制（8线线3线）编码器真值表线）编码器真值表 任何时刻只允许输入一个编码信号，否则输出将发生混乱。任何时刻只允许输入一个编码信号，否则输出将发生混乱。 一、二进制编码器一、二进制编码器 输入端：输入端：2n 输出端：输出端：n 高电平有效高电平有效 75310 76321 76542 IIII

10、Y IIIIY IIIIY 图图4.3.2 优先编码器优先编码器 在优先编码器电路中，允许同时输入两个以在优先编码器电路中，允许同时输入两个以 上编码信号。编码时只对上编码信号。编码时只对优先权优先权最高的进行编码。最高的进行编码。 8线线3线优先编码器线优先编码器74LS148逻辑图（图逻辑图（图4.3.3）。）。 选通输入端选通输入端 选通输出端选通输出端 扩展端扩展端 输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效 低电平表示低电平表示“电路工电路工 作，但无编码输入作，但无编码输入” 低电平表示低电平表示“电路工电路工 作，且有

11、编码输入作，且有编码输入” 例例4.3.1：试用两片试用两片74LS148组成组成16线线4线优先编码器。线优先编码器。 优先权优先权 最高最高 均无信号时，才允许对均无信号时，才允许对 输入信号编码。输入信号编码。 7 A 0 A 15 A 8 A 0010 1 111 1 1 1 0 01 1 1 11 0 1 (1)片处于编码状态片处于编码状态,(2)片被封锁。片被封锁。 1 1 1 1 1 1 1 1 1 0 (2)片处于编码状态片处于编码状态 111 010 0 10 1 01 11 0 1 0 1 二、二十进制编码器二、二十进制编码器 输入端输入端10 个，输出端个，输出端4个，也

12、称个，也称10线线4线编码器。线编码器。 集成集成10线线-4线优先编码器线优先编码器 输入输输入输 出均低出均低 电平有电平有 效。效。 功能表见功能表见 表表3.3.3 4.3.2 译码器 译码译码：将二进制代码翻译成对应的输出信：将二进制代码翻译成对应的输出信 号的过程号的过程.译码是编码的逆过程译码是编码的逆过程. 实现译码操作的电路称为实现译码操作的电路称为译码器译码器。 常用的译码器有常用的译码器有:二进制译码器二进制译码器、二二 十进制译码器十进制译码器、显示译码器显示译码器三类。三类。 一、二进制译码器一、二进制译码器 输入端：输入端：n 输出端：输出端：2n 二进制译码器的输

13、入端为二进制译码器的输入端为n n个，则输出端为个，则输出端为2 2n n个，个， 且对应于输入代码的每一种状态，且对应于输入代码的每一种状态，2 2n n个输出中只有个输出中只有 一个为一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。 2 线线 4线译码器线译码器74LS139 （输出低电平有效）（输出低电平有效） 真值表真值表 )( 010 AAY )( 011 AAY )( 012 AAY )( 013 AAY 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 A1A0 3 Y 2 Y 1 Y 0 Y 画

14、关于画关于 的卡诺图的卡诺图 A1 A0 0 1 1 1 11 00 0 Y 3 3位二进制译码器位二进制译码器(3 (3线线-8 -8线译码器线译码器) ) 输输入入：3位二进制代码位二进制代码 输输出出：8个互斥的信号（高电平有效）个互斥的信号（高电平有效） 74HC138集成译码器集成译码器 S=1,译码器正常工作译码器正常工作 1 0 0 片选输入端片选输入端 （使能端）（使能端） 输出低电平有效输出低电平有效 地址输入端地址输入端 3线线8线译码器线译码器74HC138功能表功能表 00120 )(mAAAY 当当S1=1, =0, =0（即（即S=1）时，可得输出）时，可得输出 2

15、 S 3 S 10121 )(mAAAY 20122 )(mAAAY 30123 )(mAAAY 40124 )(mAAAY 50125 )(mAAAY 60126 )(mAAAY 70127 )(mAAAY 例例4.3.2：试用两片试用两片3线线8线译码器线译码器74HC138组成组成 4线线16线译码器。线译码器。 (1)片工作，片工作，(2)片禁止。若输入片禁止。若输入D3D2D1D0=0100时，时， 译码器译码器_输出输出_。 0 00 （1） 11110111 (2)片工作，片工作，(1)片禁止。若输入片禁止。若输入D3D2D1D0=1101时，时， 译码器译码器_输出输出_。 1

16、 11 （2） 11111011 二、二十进制译码器二、二十进制译码器 输入端：输入端：4 输出端：输出端：10 二二- -十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二进制位二进制 编码（编码（BCDBCD码），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；输表示；输 出的是与出的是与1010个十进制数字相对应的个十进制数字相对应的1010个信号，用个信号，用 Y Y9 9Y Y0 0表示。由于二表示。由于二- -十进制译码器有十进制译码器有4 4根输入线，根输入线， 1010根输出线，所以又称为根输出线，所以又称为4 4线线-10-1

17、0线译码器线译码器。 集成集成8421 BCD8421 BCD码译码器码译码器74LS4274LS42 三、显示译码器三、显示译码器 用来驱动各种显示器件，从而将用二进制代用来驱动各种显示器件，从而将用二进制代 码表示的数字、文字、符号翻译成人们习惯的码表示的数字、文字、符号翻译成人们习惯的 形式直观地显示出来的电路，称为形式直观地显示出来的电路，称为显示译码器显示译码器。 数字、文字、数字、文字、 符号代码符号代码 译码器译码器 显示器显示器 半导体数码管半导体数码管 显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件 a b c d e f g a b c d e f g h a

18、 b c d a f b e f g h g e c d (a) 外形图(b) 共阴极(c) 共阳极 +V CC a b c d e f g h a b c d e f g 510510 YaYa YbYb YgYg a a b b g g 510510 510510 发光二极管发光二极管 Ya-Yg: Ya-Yg: 控制信号控制信号 高电平时高电平时, ,对应的对应的LEDLED亮亮 低电平时低电平时, ,对应的对应的LEDLED灭灭 a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e BCD BCD七段

19、显示译码器七段显示译码器 A A3 3-A-A0 0: : 输入数据输入数据 要设计的七段显示译码器要设计的七段显示译码器 a a YaYa YbYb YcYc YdYd YeYe YfYf YgYg 译译 码码 器器 A A3 3 A A2 2 A A1 1 A A0 0 b b c c d d e e f f g g 十进制数十进制数 A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 显示字形显示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0

20、 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 60

21、1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 A3A2 A1A0 001101 00 10 01 11 10 11 1 11 11 0 0 0 0 0 00 0 1 Ya 先设计输出先设计输出YaYa的逻辑表示式及电路图的逻辑表示式及电路图 )( 02130123 AAAAAAAAYa 七段显示译码器七段显示

22、译码器7448引脚排列图引脚排列图 灯测试输入灯测试输入 灭零输入灭零输入 灭灯输入灭零输出灭灯输入灭零输出 图4.3.18 用7448驱动BS201的连接方法 RBIRBI和和RBORBO配合使用，可使多位数字显示时配合使用，可使多位数字显示时 的最高位及小数点后最低位的的最高位及小数点后最低位的0 0不显示不显示 0 0 0 6 7 . 9 0 00 0 0 6 7 . 9 0 0 四、译码器的应用四、译码器的应用 例例4.3.3：试用试用3线线8线译码器线译码器74HC138设计一个多设计一个多 输出的组合逻辑电路。输出逻辑函数式为输出的组合逻辑电路。输出逻辑函数式为 ABCCBCBAZ

23、 CBABAZ CBABCZ CBABCACAZ 4 3 2 1 解：解：化为最小项之和的形式：化为最小项之和的形式： ABCCBACBACBAZ CBACBABCAZ CBABCAABCZ CBABCACBACABZ 4 3 2 1 当当S1=1, S2=S3=0时时,令令A2=A, A1=B, A0=C ,则则 )( )( )( )( 742074204 7327323 7317312 654365431 mmmmmmmmZ mmmmmmZ mmmmmmZ mmmmmmmmZ 画电路图画电路图 例：例：分析下图电路逻辑功能。分析下图电路逻辑功能。 解：解： ABCIICBAIBCACIBA

24、 AAAAAAAAAAAA AAAAAAAAAAAA YYYYZ 012012012012 012012012012 74211 )()()()( )( ABCIIABCCIBABCIA AAAAAAAAAAAA AAAAAAAAAAAA YYYYZ 012012012012 012012012012 76532 )()()()( )( ABCIICBAIBCACIBAZ 1 ABCIIABCCIBABCIAZ 2 这是一个全这是一个全 加器电路加器电路 4.3.3 数据分配器与数据选择器 定义定义：将公共数据线上的信号根据需要送到多个：将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑

25、电路。不同通道上去的逻辑电路。 一、数据分配器一、数据分配器 框图：框图： 输入端输入端:1个个 输出端输出端:2n个个 由由74HC138构成的构成的1 1路路-8-8路数据分配器路数据分配器 数据输入端数据输入端 地址输入端地址输入端 数据输出端数据输出端 二、数据选择器二、数据选择器 定义定义：根据需要将多路信号中选择一路送到公共：根据需要将多路信号中选择一路送到公共 数据线上的逻辑电路数据线上的逻辑电路(又称又称多路开关多路开关). n位通道选择信号位通道选择信号 数据选择器数据选择器 D0 D1 D2 D2n-1 Y 输入端：输入端：2n个个 输出端：输出端：1个个 1 1、2 2选

26、选1 1数据选择器数据选择器 A F 0 0 D0 0 1 1 D1 1 集成化集成化 D0 0 D1 1 F A 10 ADDAF 1 1 B-被加数被加数;S-本位和本位和;Co-进位。进位。 真值表真值表 BABABAS ABCo 1位加法器位加法器 逻辑图逻辑图逻辑符号逻辑符号 2个输入端个输入端 2个输出个输出 端端 （2）全加器：）全加器： A-加数；加数；B-被加数；被加数；Ci-低位的进位；低位的进位； S-本位和；本位和；Co-进位。进位。 逻辑状态表见下页逻辑状态表见下页 相加过程中，既考虑加数、被加数又考相加过程中，既考虑加数、被加数又考 虑低位的进位。虑低位的进位。 B

27、ACABCBACBACBACS iiiii )(BACABBCACABC iiio 课本上采用了圈课本上采用了圈0的方法的方法 3个输入端个输入端 2个输出个输出 端端 双全加器双全加器74LS183 （1）串行进位加法器）串行进位加法器 如图：用全加器实现如图：用全加器实现4位二进制数相加。位二进制数相加。 低位全加器进位输出低位全加器进位输出 高位全加器进位输高位全加器进位输 入入 注意：注意：CICI0 0=0=0 和 进位 多位加法器多位加法器 （2）超前进位加法器）超前进位加法器 例例4.3.7 解：解： BCD码码+0011=余余3码码 设输入设输入8421码用变码用变 量量DCB

28、A表示，输表示，输 出余三码用变量出余三码用变量 Y3Y2Y1Y0表示。表示。 则有则有 Y3Y2Y1Y0 DCBA+0011 解：解： 设输入余三码用变设输入余三码用变 量量DCBA表示，输表示，输 出出8421码用变量码用变量 Y3Y2Y1Y0表示。则表示。则 有有 Y3Y2Y1Y0 DCBA+0011补 补 DCBA+1101 用一片用一片74LS283将余三码转换成将余三码转换成8421BCD码。码。 余余3码码0011=BCD码码 全减器真值表全减器真值表 A-被减数；被减数； B-减数；减数； C-低位的借位；低位的借位； D-本位差；本位差； J-向高位的借位。向高位的借位。 4.3.5 数值比较器 定义定义