微机接口与通信作业

1、微机接口与通讯平时作业1 . 从微型计算机的结构分析微处理器与存储器及I/O 的关系，并说明总线结构的优点。答：微型计算机是以微处理器即 CPU 为核心，系统总线连接内存储器和I/O 接口电路而构成的。微型计算机采用了总线结构，这种结构可以使得系统内部各部件之间的相互关系变为各部件之间面向总线的单一关系。2 . 从计算机应用角度分析不同结构、规模、表现形式的微型计算机的应用目标以及性能指标。答： 8 位机，在 80 年代初期和中期使用。字符、数字信息，适合于一般的数据处理。16 位机，可进行大量的数据处理的多任务控制。 32 位机，除用于过程控制、事务处理、科学计算等领域、多媒体处理以及计算机

2、辅助设计、计算机辅助制造等。 单片机，体积小、 功耗低， 主要应用于智能仪器仪表以及其它控制领域。 个人计算机， 适用于家用、商用、 教育等各种应用领域。 工程工作站是一种微型化的功能强大的计算机， 有速度快、 内存大等特点，又有小巧灵活、轻便价廉等优点。3 . 阐述并比较8086 、 80286 、 80386 、 80486 、 Pentium CPU 的内容结构。答：80286 ：四个独立的处理部件，即执行部件EU 、总线部件BU 、指令部件IU 和地址部件 AU 。 采用流水线作业方式，使各部件能同时并行地工作。80386 ：由六部分组成，即总线接口部件、指令译码部件、执行部件、分段部

3、件和分页部件。80486 ：基本沿用 80386 的体系结构，由 8 个基本部件组成：总线接口部件、指令预取部件、指令译码部件、执行部件、控制部件、存储管理部件、高速缓存部 件和高性能浮点处理部件。Pentium ：采用了许多过去在大型机中才采用的技术，迎合了高性能微型机系统需要，其主要体现在超标量流水线设计、双高速缓存、分支预测、改善浮点 运算等方面。4 . 阐述指令周期、总线周期、时钟周期的相互关系，并举若干条8086CPU 机器指令的执行过程来说明上述三种周期。答：时钟周期是微处理器动作处理的最小时间单位，一个总线周期由若干个时钟周期所组成。一个指令周期通常由若个总线周期所组成，对于读取

4、指令代码， 就是一个存储器读总线周期。 将微处理器内部累加器中的值写入指定存储器单元中，执行这条指令可能就需要二个总线周期：读总线周期和写总线周期。读总线周期：写总线周期：T1 ：提供地址T1：提供地址T2 ：读信号有效T2 ：写信号有效T3 ：数据有效T3 ：数据有效T4 :读操作结束T4：写操作结束5 .给出8086CPU处于最小模式时的 CPU子系统结构图，并说明组成CPU子系统的各芯 片的功能。答：结构图如下8084 :用于产生系统时钟信号；地址锁存器：用于暂存地址值；数据缓冲器,用于驱动数据。6 .说明一般微处理器的内部组成与外部主要引脚的功能，并说明执行加法指令过程中指令代码和加工

5、的数据在 CPU内部各部件流动和外部引脚的信号变化情况。答：组成微处理器的最基本的部件是运算部件、控制部件、寄存器组和内部数据总线。 外部主要引脚功能：地址线：输出，用于提供存储器或 I/O接口的地址。地址线的位数决定了微处理器的寻 址范围。数据线：双向，用于提供微处理器与外部交换数据的通道。从累加器存入锁存器的数据和暂存器中的数据通过ALU运算，结果通过内部数据总线存回累加器，输出CPU外部到存存储器或I/O。运算结果将影响标志寄存器和十进制调 整电路，并对下一次运算产生作用。7 .相对实模式，说明保持模式的特点。答：保持模式的特点：(1)地址由段描述表按“段地址”查到相应描述符，得到的真实

6、地址+偏移(2)32位地址线，拥有 4GB的寻址(3)实现虚拟存储和代码保护保持模式比实模式多了以下：(1)寄存器 GDR , LDR, IDR, TR, CR3。(2)数据段，描述符表(GDT, LDT),任务数据段(TS),页表。(3)机制，权限检测(利用选择子/描述符/页表项的属性位)，线性地址到物理地址的映射。8 .阐述计算机三级存储体系中Cache、主存、辅存的特点与作用，并说明目前三类存储器由哪些类型的存储器承担，其存储器特性有什么特征。答：Cache :组成：高速SRAM ;特点：快速的存取性能，用于存放CPU访问频度最高的数据。主存：组成：DRAM ;特点：速度和容量介于 Ca

7、che和辅存，用于存放 CPU当前执行 的程序和所需要的数据。辅存：组成：磁盘、磁带、光盘等；特点：存储容量大，用于后备的程序和数据。三级存储体系的目标：存储体系的速度入接近Cache ,存储体系的成本接近于辅存。9 .说明半导体存储器的内部结构，并比较静态RAM和动态RAM在存储原理、外部特性、性能指标等方面的异同。答：半导体存储器芯片的内部结构基本相同，都是由存储体和外围电路二部分组成。存 储体是由一系列按行/列排列的基本存储单元所组成。外围电路由地址译码器、I/O电路、片选控制和输出驱动电路所组成。集成度速度价格外围捕助电路静态RAM低快1高高1简单动态RAM高较快低1低复杂10 .以静

8、态RAM作为内存储器，比较并联组合和串联组合，说明地址线、数据线、控制线 的连接要点。答：并联组合：8片芯片为1组，一旦选中，则同时工作，或者输入，或者输出。数据线：每片存储器芯片数据线连至CPU不同位的数据线。地址线：每片地址线的连接都相同，与 CPU的地址线相连接。控制线：每片的控制线连接都是相同。读写控制 线连CPU的读写控制线。串联组合：CPU用高位地址选择存储器芯片，用低位地址选择赶集器芯片中的存储单 元。同一时刻，CPU访问一个存储器芯片中的一个存储单元。数据线：存储器芯片的数据线与CPU的数据线直接相连。地址线：存储器芯片的地址线与CPU低位地址线直接相连，用于选择芯片内的存储单

9、元。控制线：存储器的读写 控制线与CPU的读写控制线直接相连， 存储器的片选信号线由高位地址线经译码产生。11 .一般CPU地址总线可寻址的范围比系统实际使用的内存容量要大。试举一地址译码电路为例，说明地址译码器的片选端和译码输入端应连接CPU的什么信号线，并分析该译码电路的各译码输出端所对应的存储器地址范围。答：用8K * 8的存储器芯片组成的16KB RAM 电路，低位地址线 A12 A0直接连至每一片的 6264 芯片的地址输入端，高位地址线经译码以后产生片选信号，分别连接到2 片 6264 的片选输入端。 地址译码器74LS138 是一个常用的 38 译码器， 当地址 A19-A16

10、= 1110时，该译码器选中，也就是说，该译码器Y7-Y0输出的地址范围为E0000H EFFFFH。其中：当A15 -A13 = 000时，Y0输出有效，其地址范围为E0000HE1FFFH ;当 A15A13 = 001 时，Y1 输出有效，其地址范围为 E2000H E3FFFH 。12. 针对动态 RAM 的地址线分行列输入以及刷新行地址的输入，与静态RAM 的接口电路相比较，说明其存储器接口电路有什么特点。答： （ 1 ） 同静态 RAM ， CPU 输出的地址总线高位部分用于进行地址译码产生片选信号，地址总线的低位部分用于选择存储器内部的存储单元。但是，由于动态RAM 的地址输入是

11、分行、列进行的，因此不能直接将CPU 的低位地址线直接连至存储器的地址线输入，而是需要将这部分地址一分为二，按行、列分时输入存储器。（ 2 ）由于动态RAM 有刷新要求，既需要刷新控制信号，也需要为动态RAM 提供刷新地址，因此，作为动态RAM 的连接，还需要有一个产生刷新地址的电路，并通过选择电路，能在需要刷新时候将刷新地址送入动态RAM13. 通过通常 I/O 接口电路的结构，阐述I/O 接口电路的功能。答：I/O接口是为了协调 CPU与各种外设间的矛盾（不匹配）而设谿的介于CPU和外设之间的控制逻辑电路。因此，接口电路要面对 CPU 和外设两个方面， I/O 接口有以下功能：（ 1 ）数

12、据缓冲和锁存功能（ 2 ）接收和执行CPU 命令的功能（ 3 ）信号电平转换功能（ 4 ）数据格式变换功能（ 5 ）中断管理功能（ 6 ）可编程功能对一个具体的接口电路来说，不一定都要求具备上述功能，不同的外设，不同的用途，其接口功能和内部结构是不同的。14. 与存储器映象寻址方式相比较，说明独立 I/O 寻址方式的特点。答： （ 1 ）存储器映象寻址方式的编址方式是把系统中的每一个I/0 端口都看作一个存储单元，并与存储单元一样统一编址。而I/O 单独编址方式对系统中的输入输出端口地址单独编址，构成一个I/O 空间；（ 2 ）存储器映象寻址方式把I/O 地址映射到存储空间，作为整个存储空间的

13、一小部分，而 I/O 单独编址方式不占用存储空间，而是用专门的 IN 指令和 OUT 指令来访问这种具有独立地址空间的端口；15. 比较无条件传送方式、程序查询方式、中断方式以及DMA 方式这四种数据传送方式，在硬件电路、 CPU 作用、应用范围等方面阐述其特征。答：无条件传送方式主要应用于己知或固定不变的低速I/O 接口设备或无须等待时间的I/O 设备。若是输入设备则直接使用三态缓冲器和数据总路线相连， CPU 在执行输入指令时，外设的数据是准备好的。若是输出设备，要求接口具有锁存功能，以使CPU 送出的数据在接口电路的输出端保持一些时间。程序查询方式的接口电路除了有传送数据的端口以外，还要

14、有传送状态的端口。对于输入过程来说，当外设将数据准备好时，则使接口的状态端口中的“准备好”标志位谿成有效，表示当前输出数据端口己经处于“空闲”状态，可以接收下一个数据。DMA 方式数据传送不需要CPU 介入，由 DMA 控制器直接控制数据完成存储器和I/O之间的传送，采用 DMA 控制器的硬件代替了原来的软件来控制数据的传送，且不需进 行保护现场和恢复现场之类的额外操作，因此数据传送速度快、 I/O 响应时间短、 CPU 额外开销小，但增加了系统硬件的复杂性和提高了系统的成本。16. 以 8086CPU 为例，说明中断响应和中断返回的过程。在说明此过程中，如何保证优先权最高的中断申请源能得到

15、CPU 的中断服务。答： CPU 响应中断： （ 1 ）关闭中断（为禁止CPU 响应其它中断申请） ； （ 2 ）保护断点现场信息（通常将断点和标志寄存器内容入栈） ； （ 3 ）获得中断服务入口地址，转中断服务程序。一旦 CPU 响应中断，就可转入中断服务程序中： （ 1 ）保护现场； （ 2 ）开中断；（ 3）中断服务； （ 4 ）关中断 ； （ 5 ）恢复现场； （ 6 ）开中断返回。17. 叙述 Intel 8259 中断控制器的功能以及编程方法。答： （1） 单片 8259A 可以连接 8 个中断源， 多片 8259A 连接后，可以控制多达64 个中断源；（2）可以设谿中断源的中断类

16、型号；在CPU应答后，能自动地向 CPU发送中断类型号；（3） 能管理中断源的优先级，并有固定优先级（自动嵌套方式）和循环优先级（相等优先级）两种管理方式；（4）可以设谿中断请求的方式（电平方式和脉冲方式）。8259A必须先进行初始化编程，后进行工作编程。初始化命令共预谿 4个命令字ICW1ICW4 。工作编程用 OCW1- 中断屏蔽操作命令字， OCW1 用来实现对中断源的屏蔽功能，OCW1 的内容直接写入屏蔽寄存器IMR 。18. 以 Intel 8237 为例，说明 DMA 控制器的一般结构及功能答： Intel 82837 的 DMA 控制器结构有：(1) 1 ）时序与控制逻辑；(2)

17、 2 ）优先级编码电路；(3) 3 ）数据和地址缓冲器组；(4) 命令控制逻辑；(5) 内部寄存器组；8237的引脚功能：(6) CLK:输入，时钟信号。(7) 5 (CHIP SELET ):输入，片 选信号，低电平有效。(8) RESET :输入，复位信号，高电平有效。(9) REDAY :输入，准备好信号，高电平有效。(10) AEN :输出，DMA地址允许信号，高电平有效。(11) ADSTB :输出，地址选通，高电平有效。(12) :输出，DMA存储器读信号，低电平有效。(13) MEMW:输 出，DMA存储器写信号，低电平有效。19 .以具体芯片为例说明可编程I/O接口芯片的特点。

18、答：8255A是一个具有3个8位数据口(即 A 口、B 口、C 口，其中C 口还可作为两 个4位口来使用)的并行输入/输入端口的接口芯片， 它为Intel系列的CPU与外部设备 提供了 TTL电平兼容并行接口。三个数据口均可用软件来设谿成输入口或输出口，与外设相连。C 口具有按位谿位/复位的功能，为按位控制提供了强有力的支持。8255A具有3种工作方式，即方式 0,方式1 ,方式2。可适应CPU与外设间的多种数 据传送方式，如查询方式和中断方式等，以满足用户的各种应用要求。20 .比较8255芯片的三种工作方式，各具有什么特点，在应用过程中，硬件电路的连接和软件编程有什么要求。答：方式0是一种

19、基本输入或输出方式，该方式适合于通信双方不需要联络信号(应答信号)的简单输入/输出场合，CPU可以随时用输入/输出指令对指定端口进行读写操 作。方式1为选通输入/输出方式，即可借助于选通(应答式)联络信号的I/O方式。这种方式中，A 口和B 口用于输入/输出的数据端口， C 口某些位用作接收或产生应答联络 信号。方式2为分时双向输入/输出方式(双向I/O方式)，即同一端口的I/O线既可以作为输 入也可以作为输出。21 .使用Intel 8253芯片进行初始化编程时，需要考虑哪几方面问题。答：(1)对每个计数器，控制字必须写在计数值之前。(2)计数值必须按控制字所规定的格式写入。(3)对所有方式

20、计数器都可以在计数过程中或计数结束后改变计数值，重写计数值必 须遵守控制字所规定的格式，并且不会改变工作方式。（ 4 ）计数值不能直接写到减1 计数器中，只能写入计数值寄存器中，并由写操作之后的下一个 CLK 脉冲将计数值寄存器的内容装入减1 计数器开始计数。（ 5 ）初始化编程必须明确各个计数器的控制字和计数值不是写到同一个地址单元。22. 比较 Intel 8253 的方式 0 和方式4、方式0 和方式 1 以及方式 2和方式 3，其功能有什么异同。答： （ 1 ）方式 0 计数结束产生中断， 8253 用作计数器时一般工作在方式0 。（2）方式1 可编程的单拍负脉冲，可编程的单拍负脉冲又

21、称为单稳态输出方式，简称单稳定时。（3）方式2分频脉冲发生器，一种具有自动予谿计数初值N的脉冲发生器。（ 4 ）方式3 分频方波发生器。（5）方式4软件触发选通脉冲发生器，类似于方式 0的工作方式，计数器是靠谿入新 的计数初值这个软件操作来触发计数器工作的，故称为软件触发。23. 阐述组成通用串行接口电路的基本部件及功能，并以波特率为 9600 ，波特率系数为16的异步传送为例，说明串行发送和串行接收的过程。答： 8251A 是一种可编程的通用同步/异步接受发送器，通常作为串行通信接口使用，被广泛应用 Intel80X86 为 CPU 的微型计算机中。其基本功能为：（1） 它是全双工、双缓冲器

22、的接受/发送器。（2） 可工作在同步或异步工作方式。同步方式工作时，波特率在 064K 范围内；异步方式时，波特率在 09.2K 范围内。（3） 同步方式时，字符可以选择为 58bit ，可加基偶校验位，可自动检测同步字符。（4） 异步方式时，字符可选择为58bit ，可加奇偶校验位，自动为每个字符添加一个自动位，并允许通过编程选择1 、 2.5 或 2 位停止位24. 当 A/D 或 D/A 转换器的数据位数和量程范围确定以后， 数字量和模拟量的对应关系是否 一定确定。试阐述模拟量和数字量的转换关系。答：不能确定。模拟量和数字量的转换还依赖于： （ 1 ）分辨率即数据位数； （ 2 ）转换精

23、度； （ 3 ）输出范围； （ 4 ）建立时间。25. 当一个 D/A 转换器的数据位数与CPU 的的数据线位数不一致时，在硬件连接时应如何考虑。 D/A 转换器采用双缓冲结构有什么好处。答：如果 A D 转换器输出的数据位数与 CPU 数据总线位数不相同时，则要通过硬件连接与指令执行相配合，才能读取到有效数据。 以 8 位 CPU 为例，如果A D 转换器的数据输出也是8 位，则直接相连接。如果A D 转换器的数据输出端小于8 位，则与CPU 数据总线的 部分线相连， 在 CPU 执行输出指令时要提取相对应的数据位。 如果 A D 转换器的数据输出位是大于8 位的，接口电路要提供二个不同 口

24、地址控制的数据输入端口，分二次将高字节和低字节数据读入 CPU 内部。26. 一般而言，评价A/D 或 D/A 转换器性能的指标参数有哪些。答： D/A 转换器的性能的主要参数有：（ 1 ）分辨率是指 d/a 转换器能够转换的二进制数的位数，位数多分辨率也就越高。（ 2 ）转换时间指数字量输入到完成转换，输出达到最终值并稳定为止所需的时间。电流型d/a 转换较快， 一般在几 ns 到几百 ns 之间。 电压型 d/a 转换较慢， 取决于运算放大器的响应时间。 （ 3 ）精度指 d/a 转换器实际输出电压与理论值之间的误差，一般采用数字量的最低有效位作为衡量单位。（ 4 ）线性度当数字量变化时，

25、 d/a 转换器输出的模拟量按比例关系变化的程度。理想的 d/a 转换器是线性的，但是实际上是有误差的，模拟输出偏离理想输出的最大值称为线性误差。27. 从外界模拟量数据采集到模拟量输出控制，其模拟控制系统由哪几个模块组成，并说明各模块的功能。答：传感器：采集物理量，如温度传感器。量程放大器：将传感器输出的信号放大或处理成与A/D 转换器所要求的输入相适应的电压范围。低通滤波器：用于滤去干扰信号。多路转换开关： 使多个模拟信号共用一个A/D 转换器轮流进行采样和转换， 以降低成本。采样保持电路：在 A/D 进行采样期间，保持输入信号不变，以保证转换精度。A/D 转换器：将模拟输入量转换成数字量，以便由计算机读取，进行分析处理。D/A 转换器：将微型计算机的处理结果转换为模拟量输出。模拟控制： 作为控制用途的模拟输出一般都是经过直流驱动功放， 来驱动直流伺服装置。28. 以 0809 为例，说明 A/D 转换器与 CPU 连接的要点。答： ADC0809 与 CPU 的连接，同样是三方面的连接：数据总线的连接、地址总线的连接和控制总线的连接。（1）对于8位CPU , ADC0809的数据线D7D0可直接连至 CPU的数据总线。（ 2 ）对于 CPU 的地址总线，应将CPU 的地址线