第4章 组合逻辑电路

1、2021-7-814 4 组合逻辑电路组合逻辑电路 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争和冒险 4.4 常用组合逻辑集成电路 * 4.5 组合可编程电路*4.6 用VerilogHDL描述组合逻辑电路2021-7-821. 掌握组合逻辑电路的分析方法和设计方法；2. 理解组合逻辑电路中的竞争和冒险产生的原因，掌握竞争和冒险存在判断以及消除的方法；3. 掌握典型组合逻辑集成电路的逻辑功能，学会阅读MSI器件的功能表，能根据器件的功能正确应用；*5. 掌握PLD的表示方法，能用PLD实现组合逻辑电路。教学要求教学要求2021-7-83数字逻辑电路 组

2、合逻辑电路无记忆功能 时序逻辑电路有记忆功能 组合逻辑电路是指电路任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关。其特点：信号是单向传输，输出、输入之间没有反馈延迟通路；无记忆功能，所以电路中不含具有记忆功能的元件。引言引言A1A2An组合逻辑电路L1L2Lm)A,A,A(fLn21ii )m, 2 , 1 (i 2021-7-84数字逻辑电路的研究任务和研究方法研究的两个任务逻辑电路分析：对已知的逻辑电路， 用逻辑函数来描述， 并以此列出它的真值表， 确定其功能。逻辑电路设计：根据实际中提出的逻辑功能， 设计出实现该逻辑功能的电路。研究方法基本方法：用逻辑代数作为基本理论的传统

3、方法。研究的关注点：输出与输入的逻辑关系。引言引言2021-7-85逻辑电路分析是指对一个给定的逻辑电路，找出其输出与输入之间的逻辑关系，分析清楚它的逻辑功能。逻辑电路分析是研究数字系统的一种基本技能。组合逻辑电路分析一般步骤如右列出输出函数真值表由给定的逻辑图写出输出函数表达式输出函数化简与变换逻辑功能评述4.1 组合逻辑电路的分析组合逻辑电路的分析2021-7-86例4.1.1 逻辑电路如图，分析其功能。写表达式BAZCZLC)BA(CBA列真值表功能评述 由真值表可以看出，输入变量的取值中有奇数个1时，L为1，否则L为0，电路具有为奇校验功能。如要实现偶校验，电路应做何改变？（取反即可）

4、 LA B C0 0 0 0 00 0 1 0 10 1 0 1 10 1 1 1 01 0 0 1 11 0 1 1 01 1 0 0 01 1 1 0 1 Z4.1 组合逻辑电路的分析组合逻辑电路的分析2021-7-87 逻辑函数的波形图逻辑函数的波形图 波形图比较直观地反映输出与输入之间的逻辑关系。 为了避免出错，通常是根据输入波形变化分段，然后逐段画出输出波形。例如画出例4.1.1的波形例4.1.1的输出逻辑函数为：BAZCBAL例4.1.1的波形分析图000第1段，画出ABC=000波形第2段，画出ABC=001波形第3段，画出ABC=010波形1000104.1 组合逻辑电路的分析

5、组合逻辑电路的分析2021-7-88例：逻辑电路如图，分析其功能。写表达式ABP BCN ACQACBCABFACBCAB列真值表1111 FAB0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1C0000功能评述 由真值表可以看出，在输入3个变量中只要有2个或2个以上变量为1，则输出为1。电路功能概括为：三变量多数表决器。4.1 组合逻辑电路的分析组合逻辑电路的分析PNQ2021-7-89例4.1.2 逻辑电路如图，分析其功能。写表达式P1P2P3P4BAP1BAP2CAP4CAP3AX 21PPYBABA43PPZCACA输出函数化简与变换BABAYBABAC

6、ACAZCACA4.1 组合逻辑电路的分析组合逻辑电路的分析BACA2021-7-810例4.1.2 逻辑电路如图，分析其功能。输出函数BABAYCACAZAX 列真值表A B C X Y Z0 0 0 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 11 0 0 1 1 11 0 1 1 1 01 1 0 1 0 11 1 1 1 0 0功能评述 电路逻辑功能是对输入的二进制码ABC求反码XYZ。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。4.1 组合逻辑电路的分析组合逻辑电路的分析2021-7-811逻辑电

7、路设计逻辑电路设计根据要求完成的逻辑功能，求出实现该功能的逻辑电路。逻辑电路设计是逻辑电路分析的逆过程。分析 给定电路 分析功能设计 给定功能 设计电路逻辑电路设计又称逻辑电路综合。组合逻辑电路设计一般步骤组合逻辑电路设计一般步骤1.逻辑抽象(最关键)：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2.根据逻辑描述列出真值表；3.由真值表写出逻辑表达式；4.根据所采用的逻辑器件的类型，简化和变换逻辑表达式；5.画逻辑电路图。4.1 组合逻辑电路的设计组合逻辑电路的设计 2042021-7-812例： 设计三变量表决器，其中A具有否决权。1.逻辑抽象分析要求，确定输入输出变

8、量。 输入：A、B、C “0”反对，“1”赞成 输出：F “0”否决，“1”通过2.列真值表 0000FAB0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1C01113.化简ABC0100011110 0 0 0 1 0 0 1 1F的卡诺图ACABF =AB + AC要求用与非门实现，变换成“与非”形式ACABFAC AB4.画逻辑电路图ABAC4.2 组合逻辑电路的设计组合逻辑电路的设计2021-7-813可以采用真值表的简洁表示例如，描述：A=0，B=1，则F=1；A=1，则F=14.2 组合逻辑电路的设计组合逻辑电路的设计FAB0 0 00 0 10 1

9、 00 1 11 0 01 0 11 1 01 1 1C01101111真值表FAB0 0 0 00 0 1 00 1 1 C真值表11ABA表达式：F = A +AB= A + B2021-7-814例：某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。解：1.逻辑抽象确定输

10、入、输出变量与状态输入信号：I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号： L0、L1、L2分别为3个指示灯状态，灯亮为1，灯灭为0。4.2 组合逻辑电路的设计组合逻辑电路的设计2021-7-8154.2 组合逻辑电路的设计组合逻辑电路的设计2.列真值表 I0 I1 I2 L0 L1 L2 0 0 0 0 0 01 1 0 00 1 0 1 00 0 1 0 0 13.由真值表写出逻辑表达式；101IIL 2102IIIL 00IL 4.根据所采用的逻辑器件，变换为与非表达式；101IIL 2102IIIL00IL 5.画逻辑电路图2021-

11、7-8164.2 组合逻辑电路的设计组合逻辑电路的设计例4.2.2 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1) 明确逻辑功能，列出真值表设输入变量为G3、G2、G1、G0为格雷码，输出变量B3、B2、B1、B0为自然二进制码。列出逻辑电路真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0

12、 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0输入格雷码G3G2G1G0输出二进制B3B2B1B0真值表 2021-7-8174.2 组合逻辑电路的设计组合逻辑电路的设计例4.2.20 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0

13、 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0输入格雷码G3G2G1G0输出二进制B3B2B1B0真值表 0001111000011110 0 00 0 0 00 0 1 11 1 1 11 1G3G2G1G0B3G30001111000011110 0 000 1 11 1 0 000 1 11 1G3G2G1G0B2(2) 用卡诺图化简输出函数和变换。23GG23GG33GB 23232GGGGB2021-7-8184.2 组合逻辑电路的设计组合

14、逻辑电路的设计例4.2.20 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0输入格雷码G3G2G1G0输出二进制B3B2B1B0真值表 0001111000011110

15、0 01 1 1 10 0 0 01 1 1 10 0G3G2G1G0B10001111000011110 0 11 0 1 00 1 0 11 0 1 00 1G3G2G1G0B0(2) 用卡诺图化简输出函数和变换。123GGG123GGG123GGG123GGG1231231231231GGGGGGGGGGGGB2021-7-8194.2 组合逻辑电路的设计组合逻辑电路的设计例4.2.2 (2) 用卡诺图化简输出函数和变换。33GB 23232GGGGB23GG 1231231231231GGGGGGGGGGGGB)GGGG(G)GGGG(G1212312123)GG(G)GG(G1231

16、23123123GGG)GG(G01230GGGGB(3) 根据逻辑表达式，画出逻辑图2021-7-8204.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险 前面，只研究了输入和输出稳定状态的关系，而没有考虑实际电路中信号的时延问题。实际上，信号经过任何逻辑门都需要一定的时间。信号经过不同路径传输的时间不同，会造成电路在信号变化的瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象就是电路中的竞争冒险。 2021-7-8214.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.1 产生竞争冒险的原因产生竞争冒险的原因通过简单例子说明如图，L=AB，A=0，B=1或A=1，

17、B=0都有L=0若A：01，B：1 0A、B变化同时发生，L=0不变，若由于前级门电路延时的差异，使B：1 0滞后，则在瞬间输出一个错误的“1”。错误的“1”2021-7-822例如如图所示电路当A=1，B=1时无论C怎样变化，应该但在实际电路中，由于有竞争冒险，当变量C发生变化时，产生了错误的“0” 。1CCLCdegLtpdCBACL分析A=B=1不变时，C变化产生错误“0”假定各种门的时延都是相同的tpd。g4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险de错误的“0”4.3.1 产生竞争冒险的原因产生竞争冒险的原因2021-7-8234.3 组合逻辑电路中的竞争冒险组合逻辑电

18、路中的竞争冒险基本概念竞争竞争：当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。冒险冒险：两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘 或者相加 ，由竞争而可能产生输出干扰脉冲的现象。CCLCCL4.3.1 产生竞争冒险的原因产生竞争冒险的原因2021-7-824 1、代数法检查是否存在具有竞争条件的变量，即是否X、X都存在。其他变量各种取值依次代入函数表达式。XXF若出现：可能产生错误“0”具有竞争条件的变量：A、C考察考察A，BC各种取值依次代入FAF00BCAF01BCAF10BCAAF11BCBC=11时，A的变化

19、可能使电路产生错误“0” 。例：试判断ACBACAF描述组合逻辑电路是否产生竞争冒险考察考察C，AB各种取值依次代入FC的变化不可能使电路产生竞争冒险。CF00AB1F01ABCF10ABCF11AB4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险竞争冒险的判断竞争冒险的判断X XF 若出现：可能产生错误“1”2021-7-825 2、卡诺图法适合描述电路的逻辑函数是与-或表达式。作卡诺图。画表达式中各与项的卡诺圈。观察，若发现两个卡诺圈相切，则该电路可能存在竞争冒险。例：试判断CDACACBF描述的逻辑电路是否产生竞争冒险。 1 1 1 1 1 1 1 1 0001111000011

20、110ABCDF卡诺图BCACACD相切判断：由于存在两个卡诺圈相切，电路可能产生竞争冒险。进一步可知：相切发生在 A=0，B=1 ， D=1时，当A=0，B=1， D=1时，C的变化可能使电路产生错误 “0” 。用代数法验证 ：将A=0，B=1 ， D=1代入F时：CCF11BC4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险竞争冒险的判断竞争冒险的判断2021-7-826 1. 发现并消除互补变量发现并消除互补变量 例如，逻辑函数F = ( A + B )( A + C )描述的电路。B = C = 0时，F = A A，可能出现竞争冒险。为消掉A A，变换逻辑函数式为 F = A

21、C + AB + BCB = C = 1时，F = A + A + 1， A的变化不可能使电路产生竞争冒险。4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.2 消去竞争冒险的方法消去竞争冒险的方法2021-7-827 2. 增加冗余乘积项增加冗余乘积项，避免互补项相加避免互补项相加 104 电路如图。4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.2 消去竞争冒险的方法消去竞争冒险的方法CBACLACBA=B =1时， ，可能出现竞争冒险。CCLABC0100011110 001 00111ACCB相切若在卡诺图中存在某两个卡诺圈相切，则用一个多余的卡诺圈将相切

22、处相邻最小项圈起来，多余的卡诺圈对应与项就是要加入的冗余项。ABCBACL+ ABA=B =1时， ，不可能出现竞争冒险。1CCL12021-7-828 3. 输出端并联电容器输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.2 消去竞争冒险的方法消去竞争冒险的方法420pF LL无电容有电容错误“0” 错误“0” 消除门电路输出电阻2021-7-829 许多常用的组合逻辑电路被制成了中规模集成电路（MSI），广

23、泛应用于数字电路和数字系统的设计中。1. 这些典型集成电路本身就是一种完美的逻辑设计作品，考虑周到，功能齐全，值得我们在组合逻辑电路设计时学习和借鉴。. 具有各种使能、控制输入，提供各种信息输出；. 具有扩展、级联的功能；. 通用性强。2. 学习典型组合逻辑集成电路的重点是应用。. 要能够通过阅读MSI器件的功能表，掌握器件的逻辑功能；. 能根据器件的功能正确应用。4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路 2042021-7-830 1、编码器的定义与工作原理编码器的定义与工作原理 506编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8，

24、即数字8编码为1000。如：ASCII码中，用1000001表示字母A等，即字母A编码为1000001。编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一个需要编码的输入信号需要编码的输入信号变换为不同的二二进制的代码输出进制的代码输出。如BCD编码器：将10个编码输入信号分别编成10个4位BCD码输出。如8线-3线编码器：将8个输入信号分别编成 8个3位二进制数码输出。4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器2021-7-831 1、编码器的定义与工作原理编码器的定义与工作原理编码器理解：一个计算机系统有200个中断源I0、I1 I198、I1

25、99 ，任何一个中断源请求中断时系统都能响应。是不是每一个中断源都要连接1根线到系统？4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器计算机系统I0I1 I198I199编码器B0B1B2B3B4B5B6B7三态门D0D1D2D3D4D5D6D7INTENDATA BUS 两个中断源同时请求中断怎么办?2021-7-832 1、编码器的定义与工作原理编码器的定义与工作原理编码器分类编码器分类编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效

26、编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器2021-7-833 1、编码器的定义与工作原理、编码器的定义与工作原理(1). 普通编码器4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器二进制编码器的结构框图例如n=3，2n=23=88线3线二进制编码器Ii =1有效I0 =1：输出 000I1 =1 ：输出001I2 =1 ：输出010I3 =1 ：输出011I4 =1 ：输出100I5 =1 ：输出101I6 =1 ：输出110I7 =1 ：输出

27、111只允许一个信号有效2021-7-8344.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器 1、编码器的定义与工作原理编码器的定义与工作原理(1). 普通编码器4线2线普通编码器设计要求：输入信号高电平有效； 逻辑框图I0I1 I2I3Y1Y0 输入 输出I0 I1 I2 I3 Y1 Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1真值表4输入二进制码输出输出函数表达式：321032101I I I II I I IY321032100I I I I I I I IY2021-7-8354.4 若干典型组合逻辑集成电

28、路若干典型组合逻辑集成电路4.4.1 编码器编码器 1、编码器的定义与工作原理、编码器的定义与工作原理(1). 普通编码器4线2线普通二进制编码器设计 输出函数表达式：321032101I I I II I I IY根据输出函数画出逻辑电路：321032100I I I I I I I IYI2 = I3 = 1 , I1= I0= 0时，Y1Y0 = ？Y1Y0 = 00输入端两个或两个以上信号同时有效，输出混乱。2021-7-8364.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器 1、编码器的定义与工作原理编码器的定义与工作原理(2).优先编码器 实际应用中

29、，经常有两个或更多输入编码信号同时有效，必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。优先编码器：识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。2021-7-8374.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器 1、编码器的定义与工作原理编码器的定义与工作原理(2).优先编码器4线2线优先编码器设计要求：输入信号高电平有效；输入信号优先级为： I3 I2 I1 I0设计的电路如图 输

30、入 输出I0 I1 I2 I3 Y1 Y01 0 0 0 0 0 1 0 0 0 1 1 0 1 0 1 1 1真值表输出函数表达式：3321I I I Y33210I I I I Y当所有的输入都为1时，Y1Y0 =11，与I3=1输出一致。32I I 321I I I &11I3I2I1Y1Y012021-7-8384.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器例4.4.1 分析键盘输入数字，输出8421BCD码普通编码器按键输入 代码输出 =1，表示有键按下输入低电平有效0SD)CB(A GS0SDCBA GS=1，表示已输入有效的编码信号。2021-7

31、-839键盘输入8421BCD码编码器功能表 输 入输 出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 输入低电平有效2021-7-8404.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器 2. 集成电路编码器

32、集成电路编码器 介绍优先编码器CD4532 104引脚排列图CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0Y1Y2EI EO GS 逻辑符号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 8个信号输入端I0I73个编码输出端Y0Y2输入使能端输出使能端编码器工作状态标志高优先级低优先级2021-7-8414.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器输 入输 出EII7I6I5I4I3I2I1I0Y2Y1Y0G

33、SEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL优先编码器CD4532功能表 输入 H 有效EI：输入使能端； EO：输出使能端；GS：编码器工作状态标志优先级传递：EI=1，I7 I0全无效， EO=1，允许下级编码，否则不允许。2021-7-8424.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.1 编码器编码器例4.4.2 二片CD4532构成16线-4线优先编码器如图，分析其工作原理。 解：GS=GS1+GS

34、0L3 =GS1 ，Li =Y1i+ Y0i. EI=0，EO1=0，EO=EO0=0GS1=0，GS0=0，GS=0Y12Y11Y10 = Y02Y01Y00 = 000，L3L2L1L0 =0000EI. EI=1，A15 A8无有效输入， Y12Y11Y10 = 000 ，L3 =GS1=0，EO1=1，片0允许编码，L3L2L1L0 =0Y02Y01Y00 ，07；. EI=1，A15 A8至少有一个有效输入， EO1=0，片0不允许编码， Y02Y01Y00 = 000，L3 =GS1=1，L3L2L1L0 =1Y12Y11Y10 ，815；EOGSL3L2L1L0优先级1 0202

35、1-7-8434.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器 1、译译码器的定义与码器的定义与功能功能 204译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号 (即电路的某种状态) 。译码器：具有译码功能的逻辑电路称为译码器。译码器的分类：唯一地址译码器：将输入代码转换成与之对应的唯一有效信号。代码变换器：将一种代码转换成另一种代码。二进制译码器 二十进制译码器显示译码器常见译码器2021-7-8444.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器 1、译译码器的定

36、义与码器的定义与功能功能介绍二进制地址译码器：例如n=3，2n=23=83线8线二进制译码器只有EI有效，才能译码。I2 I1 I0 =000，Y0 有效I2 I1 I0 =001，Y1 有效I2 I1 I0 =010，Y2 有效I2 I1 I0 =111，Y7 有效二进制译码器结构图将输入代码转换成与之对应的唯一有效信号。2021-7-845 1、译译码器的定义与码器的定义与功能功能地址译码理解：一个计算机系统有200个外设P0、P1 P199 。是不是系统要200根控制信号控制对应的三态门？4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配

37、器数据总线P0P1P199三态门三态门三态门EN0EN1EN199计算机系统地址译码器地址总线要几根地址总线？2021-7-846 1、译译码器的定义与码器的定义与功能功能2线4线二进制译码器分析4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路2线4线二进制译码器使能端1 E 0 E 10使能端 有效输出端： 低电平有效0 E 0123Y,Y,Y,Y1YYYY0123无效10010AAY011AAY012AAY013AAY 输入 输出 A1 A01 1 1 1 10 0 0 0 1 1 10 0 1 1 0 1 10 1 0 1 1 0 10 1 1 1 1 1 0E3210Y Y Y

38、 Y2线4线二进制译码器功能表4.4.2 译码器译码器/数据分配器数据分配器00mY 11mY 22mY 33mY 2021-7-8474.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路 2、 集成电路译码器集成电路译码器(1). 二进制译码器74HC139集成译码器 2线4线二进制译码器 输入 输出 A1 A0H H H H HL L L L H H HL L H H L H HL H L H H L HL H H H H H LE3210Y Y Y Y74HC139功能表逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“”号说明该输入或输出是低电平有效。输出提供了全部最小

39、项的反。4.4.2 译码器译码器/数据分配器数据分配器2021-7-8484.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路 2、 集成电路译码器集成电路译码器(1). 二进制译码器74HC138集成译码器，3线8线二进制译码器引脚排列图逻辑符号使能端001 EEE123使能4.4.2 译码器译码器/数据分配器数据分配器2021-7-8494.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器74HC138内部电路分析如下内部电路分析如下当E=0，当E=1，001 EEE123，E=11Yi无效00120mAAAY10121mAAAY701

40、27mAAAYA0A1A2A0A1A2EA2 A1 A0 0 0 0 Y0 =0 0 0 1 Y1 =02021-7-85074HC138集成译码器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A04.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配

41、器数据分配器2021-7-8514.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器 74HC138 应用应用 506例：用两片3-8译码器扩展为4-16译码器A3=0， 片使能，A3=1， 片使能 A3 A2 A1 A0 0 0 0 0 片 0 0 0 1 片 0 1 1 1 片 1 0 0 0 片 1 1 1 1 片0Y00Y10Y70Y00Y70Y80Y15实现了用两片3-8译码器扩展为4-16译码器A0A1A2 E1E2E376543210YYYYYYYY Y0Y1 Y2Y3Y4Y5Y6Y774HC138 A0A1A2 E1E2E315

42、141312111098YYYYYYYY Y0Y1 Y2Y3Y4Y5Y6Y774HC138 A0A1A2 A3+5V2021-7-8524.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器 74HC138 应用应用 104例4.4.3 用74X139和74X138构成5线-32线译码器B4B3=00， 片0使能，B4B3=01，片1使能 B4B3=10， 片2使能，B4B3=11，片3使能 B4 B3 B2 B1 B0 0 0 0 0 0 片0 0 1 0 0 0 片1 1 0 0 0 0 片2 1 1 0 0 0 片30Y00Y00Y00L8

43、0L160Y00L240L02021-7-853 74HC138 应用应用实现各种组合逻辑功能 74138 提供了3变量所有最小项的反，而任何组合逻辑函数均可由若干最小项相或组成，利用74138提供最小项很方便实现组合逻辑功能。例4.4.4 用一片74HC138实现函数解：70i myii4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器BACAL7620mmmm7620mmmm7620YYYYABCCABCBACBA)CC(BA)BB(CAL设计电路如图：使能有效2021-7-85474HC138 应用应用实现各种组合逻辑功能 204例 用

44、74138和适当与非门，设计全减器。Ai被减数，Bi减数，Gi-1低位借位Di本位差， Gi向高位的借位。7421immmmD7321immmmG7421mmmm7321mmmm4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器从真值表得到表达式：列真值表Ai Bi Gi-1 Di Gi 0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1设计电路如图：观察减法 1 0 1 0 0 1 1 11100.AiBiGi-1DiGi2021-7-8554.4

45、 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器74HC138 应用应用组成数据分配器数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据输入D 通道选择信号A2A1A0 Y0Y1Y7A2 A1 A0 =000，Y0 =DA2 A1 A0 =001，Y1 =D A2 A1 A0 =111，Y7 =D 2021-7-8564.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器74HC138 应用应用组成数据分配器数据分配器可用唯一地址译码器

46、实现，如图74HC138组成数据分配器。765432100121Y Y Y Y Y Y Y Y A A A ED 0 0 0 D 1 1 1 1 1 1 1D 0 0 1 1 D 1 1 1 1 1 1D 0 1 0 1 1 D 1 1 1 1 1D 0 1 1 1 1 1 D 1 1 1 1D 1 0 0 1 1 1 1 D 1 1 1D 1 0 1 1 1 1 1 1 D 1 1D 1 1 0 1 1 1 1 1 1 D 1D 1 1 1 1 1 1 1 1 1 1 D数据分配器74HC138译码器组成数据分配器功能表EN=1，使能0011思考思考1：若D是一个方波信号，则对应输出为何种波

47、形？（同向）思考思考2：若D从E3输入，仍是方波信号，则对应输出为何种波形？（反向）2021-7-8574.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器 (2). 二十进制译码器74HC42功能：将8421BCD码译成10个状态输出。对于BCD代码以外的伪码(10101111这6个代码)Y0 Y9 均为高电平。 98765432100123Y Y Y Y Y Y Y Y Y Y AAAA0 0 0 0 0 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 1 10 0 1 0 1 1 0 1 1 1 1 1

48、1 10 0 1 1 1 1 1 0 1 1 1 1 1 10 1 0 0 1 1 1 1 0 1 1 1 1 10 1 0 1 1 1 1 1 1 0 1 1 1 10 1 1 0 1 1 1 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 1 1 1 1

49、11 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 174HC42译码器功能表2021-7-8584.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器 (3).七段显示译码器 在数字测量仪表和各种数字系统中，需要将数字量直观地显示，数字显示电路通常由译码驱动器和显示器等组成。数码显示器就是用来显示数字或符号的器件，通常使用的有发光二极管（LED）显示器和液晶显示器。abcdefg 如图所示是LED七段数字显示器， 八段数字显示器比七段多小数点dp。4.4 若干典型组合逻辑集成电路若干典型组

50、合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器LED显示器2021-7-859LED(Light Emitting Diode)：发光二极管的缩写。常用的LED显示器为七段（八段），每一段对应一个发光二极管。LED显示器有共阳极共阳极和共阴极共阴极两种。如图所示。对于共阴极，a、b、c、d、e、f、g、dp为高电平时点亮；对于共阳极，为低电平时点亮。1014.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器abcdefg2021-7-860 为使LED显示不同数字，就要为LED提供段码段码(或称字型码)。分析共阴极LED显示器段码

51、，当引脚为高电平时，LED发光。显示 a b c d e f g db 段码1 1 1 1 1 1 0 0 FCH0 1 1 0 0 0 0 0 60H1 1 0 1 1 0 1 0 DAHabcdefg012 七段显示译码器七段显示译码器，就是将输入的十进制数代码输入的十进制数代码进行译码，输出段输出段码码abcdefg，点亮LED显示器的各段，显示对应的数码。a b c d e f g db4.4.2 译码器译码器/数据分配器数据分配器4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路2021-7-8614.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器

52、/数据分配器数据分配器(3).七段显示译码器介绍CMOS七段显示译码器74HC4511。abcdefg74HC4511逻辑符号D3D2 D1D0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0

53、0 1 1 74HC4511译码器基本功能表输入 BCD码输出七段码2021-7-8624.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器(3).七段显示译码器基本功能电路设计D3D2 D1D0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1

54、 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 74HC4511译码器基本功能表0001111000011110 1 01 1 0 10 1 1 1 D3D2D1D0 aD302DD12DD02DD0212023GDDDDDDa除了基本功能外，希望有什么辅助功能辅助功能？2021-7-86374HC4511设有3个辅助控制信号LE、 灯测试输入 低电平有效。 0时，无论其它输入端是什么状态，译码输出ag全为1 ， 数码管全亮，应显示8。正常工作时 1。 灭灯输入 低电平有效。 当 =0，并且 =1，无论其它输入端是什么状态，译码

55、输出ag全为0，使得驱动的数码管熄灭。该输入端用于不需要显示时熄灭。 LT BL、4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器LTLTLT测试数码管 BL BLLT2021-7-8644.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器例4.4.6 由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭零熄灭功能。当H7H6H5H4=0000时，片(0) 其译码输出ag全为0，使得驱动的数码管(0)熄灭，小时高位具有零熄灭功能。0 BL 0 0 0 0 1

56、0 0 0 0 0 0 1 0 0 0 0 02021-7-865 锁存使能输入LE 上升沿有效。 在 的条件下，当LE=0，译码输出随输入变化而变化；当LE从0跳变到1，当前输入码被锁存，译码输出只取决锁存器的内容，而与输入无关。4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.2 译码器译码器/数据分配器数据分配器1 LT BL单片机D3D2D1D0+5V1100010100002021-7-866A2 A1 A0I0 I1 .I7Y 1. 数据选择器的定义与功能数据选择器的定义与功能数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开

57、关” 。数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路4.4.3 数据选择器数据选择器分析8选1数据选择器A2 A1 A0 =000，Y =I0A2 A1 A0 =001，Y =I1 A2 A1 A0 =111，Y =I7 2021-7-867 1. 数据选择器的定义与功能数据选择器的定义与功能 506 4选1数据选择器4.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路输入I0I1I2I3；输出Y；控制变量S1S0 ；使能端E，E=1，Y=0 ；E=0使能。使能有效后输出表达式为：30iii

58、Im2n路MUX输出表达式： 33221100301201101001Im Im Im Im ISSISSISSISSY1n20iiiImYd0E S11 d0 00 00 10 1S0Y0101I0I1I2I3功能表4.4.3 数据选择器数据选择器1&E S0 S1 I0&E S0 S1 I1&E S0 S1 I2&E S0 S1 I3Y2021-7-868 2. 集成电路数据选择器集成电路数据选择器 8选1数据选择器74HC1514.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路使能有效后输出表达式为：70126012501240123012201210120012DSSSDSSSD

59、SSSDSSS DSSSDSSSDSSSDSSSY70iiiDmD7YYE74HC151D6D5D4D3D2D1D0S2S1S074HC151逻辑符号 输入 输出 S2 S1 S0 Y1 0 0 0 0 0 D0 0 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D4 0 1 0 1 D50 1 1 0 D60 1 1 1 D7E功能表反相输出端4.4.3 数据选择器数据选择器2021-7-869 数据选择器数据选择器应用应用. 数据选择器的扩展 位扩展 用两片74HC151组成二位八选一的数据选择器电路如图使能有效后输出表达式为：4.4 若干典型组合逻辑集成电路若干

60、典型组合逻辑集成电路70ii0i0DmY70ii 1i1DmYS2 S1 S0 Y1 Y00 0 0 D10 D000 0 1 D11 D011 1 0 D16 D061 1 1 D17 D074.4.3 数据选择器数据选择器2021-7-870 数据选择器数据选择器应用应用. 数据选择器的扩展 字扩展 将两片74HC151连接成16选1数据选择器，如图D=0，片0使能，Y1=04.4 若干典型组合逻辑集成电路若干典型组合逻辑集成电路70iii010DmDYYYYD=1，片1使能，Y0=070i8ii110DmDYYYY00mABCDmD80mABCDmD150iii10DmYYYY1Y00Y