实验11-用FPGA器件和EDA技术设计多功能数字钟汇编

1、2n熟悉熟悉MAX+PLUS II软件的使用；软件的使用；n拟定数字钟的组成框图，划分模块；拟定数字钟的组成框图，划分模块；n采用分模块、分层次的方法设计电路；采用分模块、分层次的方法设计电路；n各单元模块电路的设计与仿真；各单元模块电路的设计与仿真；n总体电路的设计与仿真；总体电路的设计与仿真；n总体电路的下载与调试。总体电路的下载与调试。n设计可以采用原理图。设计可以采用原理图。3n模块模块160进制进制同步同步计数器设计与仿真；计数器设计与仿真；n模块模块224进制进制同步同步计数器设计与仿真；计数器设计与仿真；n顶层模块顶层模块调用模块调用模块1、2组成数字钟主体组成数字钟主体电路，电

2、路，快校时电路设计快校时电路设计并完成引脚分配、并完成引脚分配、编译、仿真等。编译、仿真等。n主体电路下载与调试、主体电路下载与调试、 验收。验收。4n 了解数字钟的功能要求及设计方法；了解数字钟的功能要求及设计方法；n 了解了解CPLD/FPGA的一般结构及开发步骤；的一般结构及开发步骤；n 掌握掌握MAX+PLUSII软件的使用；软件的使用；n 熟悉用熟悉用FPGA器件取代传统的中规模集成器器件取代传统的中规模集成器件实现数字电路与系统的方法。件实现数字电路与系统的方法。5数字钟电路系统由数字钟电路系统由主体电路主体电路和和扩展电路扩展电路两大部分所组成两大部分所组成 秒计数器计满秒计数器

3、计满60后后向分计数器进位向分计数器进位 分计数器计满60后向小时计数器进位 小时计数器按照小时计数器按照“24进制进制”规律计规律计数数 计数器的输出经译码器送显示器 计时出现误差时可以用校时电路进行校时、校分、校秒 扩展电路必须在主体电路正常运扩展电路必须在主体电路正常运行的情况下才能实现功能扩展行的情况下才能实现功能扩展 6n分和秒分和秒计数器都是模计数器都是模M=60的计数器的计数器 其计数规律为其计数规律为0001585900 n时时计数器是一个计数器是一个24进制计数器进制计数器 其计数规律为其计数规律为0001222300即当数字钟运行到即当数字钟运行到23时时59分分59秒时，

4、秒的秒时，秒的个位计数器再输入一个秒脉冲时，数字钟个位计数器再输入一个秒脉冲时，数字钟应自动显示为应自动显示为00时时00分分00秒。秒。7 & 11 12 13 14 2 6 5 4 3 CP 7 10 9 1 CTP CTT LD CR Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 VDD 1 0 1 0 & 11 12 13 14 2 6 5 4 3 CP 7 10 1 9 CTP CTT CR LD Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 VDD 1 0 0 1 利用同步预置利用同步预置清零清零利用异步清零利用异步清零优点：优点： 清零可靠清零

5、可靠输出没有毛刺输出没有毛刺8 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 1 0 0 1 CR 1 LD VDD & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161 0 1 0 1 CR 1 LD VDD 进进位位信信号号 CP 串行进位（异步）串行进位（异步） 优点：简单；缺点：速度较慢优点：简单；缺点：速度较慢9 & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP C

6、TT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(1) 1 0 0 1 CR 1 LD VDD & 11 12 13 14 6 5 4 3 2 CP 7 10 9 CTP CTT Q3 Q2 Q1 Q0 D3 D2 D1 D0 CC40161(2) 0 1 0 1 CR 1 LD VDD 进进位位信信号号 & CP VDD & 并行进位（同步）并行进位（同步） 优点：速度较快；优点：速度较快； 缺点：较复缺点：较复杂杂10741601634位二进制同步计数器位二进制同步计数器74190/191同步可逆计数器同步可逆计数器74192/193同步可逆双时钟计数器同步可逆双时钟计

7、数器11n 开发流程：开发流程：设计输入设计输入项目编译项目编译 仿真与定时分析仿真与定时分析编程下载编程下载 系统测试系统测试 修改设计修改设计 12n 原理图输入原理图输入使用元件符号和连线等描述使用元件符号和连线等描述比较直观，但设计大规模的数字系统时则显得繁琐比较直观，但设计大规模的数字系统时则显得繁琐n HDL语言输入语言输入逻辑描述功能强逻辑描述功能强成为国际标准，便于移植成为国际标准，便于移植n 原理图与原理图与HDL的联系与高级语言与汇编语言类似的联系与高级语言与汇编语言类似1. 设计输入设计输入六六 、MAX+PLUSII131. 设计输入设计输入 以设计以设计半加器半加器为

8、例，使用图形输入方式来完成输为例，使用图形输入方式来完成输入。设计输入包括以下步骤：入。设计输入包括以下步骤：（1）创建一个新文件。）创建一个新文件。（2）输入逻辑功能图元。）输入逻辑功能图元。（3）保存文件并检查错误。）保存文件并检查错误。（4）规定项目名称。）规定项目名称。（5）关闭）关闭 Graphic Editor 窗口。窗口。14 在此步骤中将创建一个名为在此步骤中将创建一个名为 half_adder.gdf 的文的文件。步骤如下：件。步骤如下：a. 进入进入 Altera 软件包，启动软件包，启动Max+Plus II，如图所示如图所示15b. 选择选择 FileNew 菜单，或单

9、击菜单，或单击 ，弹出弹出 New 对话框。对话框。 图形编辑输入图形编辑输入 符号编辑输入符号编辑输入 文本编辑输入文本编辑输入 波形编辑输入波形编辑输入c. 选中选中 Graphic Editor file （图形设计文件）单（图形设计文件）单选按钮。选按钮。d. 在下拉表框中选择在下拉表框中选择 .gdf 作为文件的扩展名。单击作为文件的扩展名。单击 ok 按钮。弹出按钮。弹出 Graphic Editor 窗口。窗口。 16 打开原理图编辑器，进入原理图设计输入电路打开原理图编辑器，进入原理图设计输入电路编辑状态，如下图所示：编辑状态，如下图所示：17n在原理图的空白处双击鼠标左键（或

10、选择在原理图的空白处双击鼠标左键（或选择 Symbol Enter Symbol 选项选项 ，弹出，弹出 Enter Symbol 对话框。对话框。或用鼠标点取（双击）或用鼠标点取（双击）元件库。元件库。a. 如何放置器件如何放置器件n在光标处输入元件名称在光标处输入元件名称n选取元件后按下选取元件后按下 ok 即可。即可。n如果安放相同元件，只要如果安放相同元件，只要按住按住Ctrl 键，同时用鼠标键，同时用鼠标拖动该元件复制即可。拖动该元件复制即可。18n “.maxplus2max2libprim” 基本门器件、电基本门器件、电源、源、输入和输出端口输入和输出端口等等n “.maxplu

11、s2max2libmf” 宏功能库，宏功能库，74系列系列n “.maxplus2max2libmega_lpm”自定义，带自定义，带参数参数指定您将输入文件中的符号名称。双击一个符号库，在Symbol Files 对话框中将出现它的所有符号显示当前路径下的所有符号19 半加器所需元件和端口包括：输入端口半加器所需元件和端口包括：输入端口INPUT、与与门门AND、异或异或门门XOR、输出端口、输出端口OUTPUT，它们都，它们都在在 Prim 库中。下图为半加器元件安放结果。库中。下图为半加器元件安放结果。20b. 添加连线到器件的管脚上添加连线到器件的管脚上 把鼠标移到元件引脚附近，则鼠标

12、光标自动由箭头把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线。变为十字，按住鼠标右键拖动，即可画出连线。 删除一根连接线，单击这根连接线并按删除一根连接线，单击这根连接线并按 Del 键。键。21c. 标记输入标记输入/输出断口属性输出断口属性 双击输入端口的双击输入端口的 “PIN-NAME”，当变成黑色时，即可输，当变成黑色时，即可输入标记符并回车确认。输出端口标记方法类似。入标记符并回车确认。输出端口标记方法类似。对对 n 位宽的位宽的总线总线 A 命名时，你可以采用命名时，你可以采用 An-1.0 形式，其中单个信号用形式，其中单个信号用 A0,

13、A1, A2, ., An-1 形式形式 。半加器的输入端分别标记半加器的输入端分别标记为为 A、B ，输出端分别为，输出端分别为 S、C 。22 要保存文件，选择要保存文件，选择 FileSave As 选项，弹出选项，弹出 Save As 对话框。如图所示。对话框。如图所示。 在在 File Name 文本框中文本框中输入输入 half_adder.gdf ，并在，并在 Directories 列表框中选择文列表框中选择文件的保存目录。件的保存目录。 在在 MAX+PLUS 的有些版本中，保存文件目的有些版本中，保存文件目录的路径字符串中不能包含中文字符。录的路径字符串中不能包含中文字符。

14、注意注意23 为了确保输入的逻辑正确，可以保存文件并检查为了确保输入的逻辑正确，可以保存文件并检查错误。步骤如下：错误。步骤如下：选择选择 FileProjectSave & Check 选项选项 ，这，这将保存上面编辑的文件，并检查输入中的错误。将保存上面编辑的文件，并检查输入中的错误。b. 如果没有出现错误，单击如果没有出现错误，单击 OK 按钮，关闭消息按钮，关闭消息对话框。对话框。c. 单击单击 Compiler 窗口右上角的关闭按钮，关闭窗口右上角的关闭按钮，关闭 Compiler 窗口。窗口。24技巧：技巧：选择选择 FileProjectset project to curren

15、t file选选项，可将当前的设计文件指定为当前项目。项，可将当前的设计文件指定为当前项目。 此操作在你打开几此操作在你打开几个原有项目文件时尤为个原有项目文件时尤为重要，否则容易出错。重要，否则容易出错。 Graphic Editor 25（1）选择器件）选择器件a. 选择选择 AssignDevice 选项，弹出选项，弹出 Device 对话框。对话框。 b. 在在 Device Family 下拉列表框中选择适下拉列表框中选择适配器件的系列，在配器件的系列，在 Devices 中选择器件中选择器件的型号，然后单击的型号，然后单击 OK 按钮。按钮。c. 如果不对适配器件的型号进行选择，该

16、软件将自动如果不对适配器件的型号进行选择，该软件将自动选择适合本电路的器件进行编译适配。选择适合本电路的器件进行编译适配。（本设计中选择（本设计中选择FLEX10k系列的系列的EPF10k10LC84-4器件）器件） 26（2）编译适配）编译适配选择选择 MAX+plusCompiler ，弹出，弹出 Compiler 窗口。窗口。 单击单击 Start 按钮开始编译并显示编译结果，生成按钮开始编译并显示编译结果，生成*. sof下载文件。下载文件。 MAX+PLUS II 编译器将检查项目是编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到否有错，并对项目进行逻辑综合，然后配置到 A

17、ltera 器件中，同时将产生报告文件器件中，同时将产生报告文件、编程文件和用于时间编程文件和用于时间仿真用的输出文件。仿真用的输出文件。27（1 1）添加仿真激励信号）添加仿真激励信号 a. 选择选择 MAX+plus Wave Editor 选项，弹出波形编选项，弹出波形编辑窗口。辑窗口。28b. 将鼠标移至空白处并单击右键，出现对话框窗口将鼠标移至空白处并单击右键，出现对话框窗口 。29c. 选择选择 Enter Node from SNF 选项并按鼠标左键确认，选项并按鼠标左键确认，出现如图所示对话框。出现如图所示对话框。单击单击 List 和和 = 按钮，按钮， 选择欲仿真的输入选择

18、欲仿真的输入/输出端口输出端口。30d. 电路输入端口添加激励信号电路输入端口添加激励信号 选中欲添加信号的管脚，窗口左边的信号源按钮变成可选中欲添加信号的管脚，窗口左边的信号源按钮变成可操作状态。根据电路实际要求选择信号源种类。操作状态。根据电路实际要求选择信号源种类。 放大或缩小波形放大或缩小波形调整显示区域的大小调整显示区域的大小以低电平以低电平 0 （或高电平（或高电平 1）覆盖所选波形）覆盖所选波形以不定态以不定态 X （或高阻态（或高阻态 Z）覆盖所选波形）覆盖所选波形反转所选波形的逻辑电平反转所选波形的逻辑电平以时钟波形覆盖所选节点以时钟波形覆盖所选节点以计数序列覆盖所选的单个组

19、的全部或部分波形以计数序列覆盖所选的单个组的全部或部分波形31e. 为输入端口添加信号为输入端口添加信号 n选中选中A 输入端输入端 n然后点击窗口左侧的时钟信号然后点击窗口左侧的时钟信号源图标源图标出现如图所示的对话框。出现如图所示的对话框。 n选择初始电平为选择初始电平为“0”，时钟周期为，时钟周期为“200 ns”，倍数为，倍数为“1”（时钟周期倍数只能为整数倍），单击（时钟周期倍数只能为整数倍），单击 OK 确认。确认。 n 按同样的方法为按同样的方法为B输入端添加激励信号，时钟周期倍数为输入端添加激励信号，时钟周期倍数为A输入端的输入端的2倍。这样我们就为倍。这样我们就为A、B输入端

20、分别添加了时钟周输入端分别添加了时钟周期为期为200 ns和和400 ns的激励信号。的激励信号。File-End Time 设置仿真结束时间设置仿真结束时间Option-Grid Size 设置信号频率设置信号频率32f. 保存激励信号编辑结果保存激励信号编辑结果 n点击点击 FileSave 菜菜单出现如图所示对单出现如图所示对话框。话框。n文件名称和原理图文件名称和原理图文件一致，扩展名文件一致，扩展名为为“.scf” ，单击，单击OK保存激励信号编保存激励信号编辑结果。辑结果。n半加器的激励信号半加器的激励信号如图所示。如图所示。33 电路仿真属于设计校验，包括功能仿真（前仿真）电路仿

21、真属于设计校验，包括功能仿真（前仿真）和时序仿真（后仿真）。由于时序仿真的结果比较接和时序仿真（后仿真）。由于时序仿真的结果比较接近实际器件仿真的结果，因此本设计采用时序仿真。近实际器件仿真的结果，因此本设计采用时序仿真。 a. 选择选择MAX+plusSimulator选项，弹出仿真器窗口选项，弹出仿真器窗口 。b. 单击单击 Start 开始仿真开始仿真 。c. 电路仿真完成后，单击电路仿真完成后，单击Open SCF 打开波形文件，打开波形文件，显示电路的仿真结果。显示电路的仿真结果。34d. 半加器电路的仿真结果如图所示。半加器电路的仿真结果如图所示。 检查仿真结果是否正确，并观察电路

22、的时序及检查仿真结果是否正确，并观察电路的时序及延时情况延时情况 。35 选择选择 MAX+PlusFloorplan Editor选项，即可打开平选项，即可打开平面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。 这是由软件自动分配的，用户可根据需要随意改变管这是由软件自动分配的，用户可根据需要随意改变管脚分配。脚分配。 3637n 可用资源8个数码显示（含8421译码）可显示09，AF8个LED发光管显示1个带驱动的小型扬声器（蜂鸣器）8个按键4组时钟源38资源名称资源名称引脚名称引脚名称引脚号引脚号功能功能说明说明CLK0CLK01/

23、4/16/64/1024/4096/163841/4/16/64/1024/4096/16384/65536/12M/24M/48M/65536/12M/24M/48M 1/2/81/2/8 CLK1CLK1CLK2CLK2CLK3CLK33 35 56 67 71024/4096/327681024/4096/32768 12M/24M/48M12M/24M/48M D8/D7/D6/D5D8/D7/D6/D5 81/80/79/7881/80/79/78 红红/ /黄黄/ /绿绿/ /绿绿 D4/D3/D2/D1D4/D3/D2/D1 73/72/71/7073/72/71/70 绿绿/

24、/绿绿/ /黄黄/ /红红 LED蜂鸣器蜂鸣器时钟时钟SPKSPK8383资源资源引脚名称引脚名称引脚号引脚号模式二模式二 K8/K7/K6/K5K8/K7/K6/K5 19/18/17/1619/18/17/16 2ms2ms脉冲脉冲 K4/K3/K2/K1K4/K3/K2/K1 11/10/9/811/10/9/8 按键按键模式一模式一 模式三模式三 琴键电平琴键电平 乒乓电平乒乓电平 乒乓电平乒乓电平 琴键电平琴键电平 乒乓电平乒乓电平 39可用资源使用方法可用资源使用方法引脚分配（锁定）引脚分配（锁定）资源资源引脚名称引脚名称引脚号引脚号48/47/39/3848/47/39/38 3

25、7/36/35/3037/36/35/30 SM8_B3/B2/B1/B0SM8_B3/B2/B1/B0 69/67/66/6569/67/66/65 64/62/61/6064/62/61/60 59/58/54/5359/58/54/53 52/51/50/4952/51/50/49 29/28/27/2529/28/27/25 24/23/22/2124/23/22/21 数码管数码管8 数码管数码管7 数码管数码管6 数码管数码管5 数码管数码管4 数码管数码管3数码管数码管2 数码管数码管1 SM7_B3/B2/B1/B0SM7_B3/B2/B1/B0 SM6_B3/B2/B1/B0

26、SM6_B3/B2/B1/B0 SM5_B3/B2/B1/B0SM5_B3/B2/B1/B0 SM4_B3/B2/B1/B0SM4_B3/B2/B1/B0 SM3_B3/B2/B1/B0SM3_B3/B2/B1/B0 SM2_B3/B2/B1/B0SM2_B3/B2/B1/B0 SM1_B3/B2/B1/B0SM1_B3/B2/B1/B0 40 用鼠标左键按住欲分配的输入、输出端口并拖用鼠标左键按住欲分配的输入、输出端口并拖到下面芯片的相应管脚上，然后松开，即可完成一到下面芯片的相应管脚上，然后松开，即可完成一个管脚的重新分配个管脚的重新分配。41分配输入、输出信号在器件上的引脚号：分配输入、

27、输出信号在器件上的引脚号：选选Layout/Current Assignments Floorplan，以当前的引，以当前的引脚分配作为标准脚分配作为标准 ；根据实验板外接资源进行引脚分配，方法是：选中右上根据实验板外接资源进行引脚分配，方法是：选中右上方待分配的引脚，按住左键并拖放到相应的引脚上去。方待分配的引脚，按住左键并拖放到相应的引脚上去。按按Delete键，可删除错误的分配。键，可删除错误的分配。42管脚重新分配时须注意的事项：管脚重新分配时须注意的事项： n芯片上有些特殊功能的管脚（如芯片上有些特殊功能的管脚（如GND、Global CLK 等），进行管脚编辑时不能使用。等），进行

28、管脚编辑时不能使用。n在器件选择时如果选择了在器件选择时如果选择了Auto，则不允许对管脚，则不允许对管脚进行再分配。进行再分配。 n对管脚进行重新分配后，必须再编译一次，否则对管脚进行重新分配后，必须再编译一次，否则下载后的管脚还是自动分配的状态。下载后的管脚还是自动分配的状态。43a. 选择选择 MAX+PlusProgrammer 选项，如果是第一次使用，选项，如果是第一次使用，将出现如图所示的对话框。将出现如图所示的对话框。 硬件类型选择硬件类型选择 “ “ByteBlaster” ” 并单击并单击 OK 确认。确认。 44b. 选择完下载文件后，单击选择完下载文件后，单击 OK 确定，出现如图所示的编程界确定，出现如图所示的编程界面。面。 单击单击 Configure 按钮进行下载编程按钮进行下载编程。45高层次设计是一种高层次设计是一种“自顶向下自顶向下”的全新设计方法，这的全新设计方法，这种设