数字电路技术基础复习

1、数字电路技术基础复习1 逻辑代数基础1.1 概述1、什么是模拟信号？什么是数字信号？ 用电信号模拟自然界的物理量，其特征是幅度随时间连续变化，即在时间和幅度上连续变化的信号称为模拟信号。数字信号是用有限个数字代表模拟量特征的信号，其特征是在时间和幅度上均为离散的信号。即用一系列的矩形波来表示一个数字。因此数字信号有两种，一是用模拟信号直接转换而来，用数字表示模拟信号在不同时刻的量化值；二是为控制、处理等目的人为产生的。2、数字信号的表示方法：波形、主要参数。用矩形脉冲表示，脉冲参数：幅度Um、宽度tw、周期T、上升时间tr、下降时间tf。计算参数：脉冲频率f=1/T，占空比q=tw/T。理想矩

2、形波一般用幅度、宽度、周期表示。数字波形：一般为二进制，固定幅值，以矩形脉冲宽度为单位，正逻辑规定为高电平表示“1”，低电平表示“0”。负逻辑反之。例6位二进制数110100的波形为（先输出低位）：3、数制1）数：用来表示物理量的大小。2）数制：多位数中每一位的构成方法及进位规则称为数制。例：十进制由0-9十个数码组成，逢十进一。二进制由0、1两个数码组成，逢二进一。 十六进制由0-9、A-F十六个数码组成，逢十六进一。3）表示方法：一个任意进制数的十进制值是以该进制为基数的加权系数之和。i-表示位数。 ki-表示第i位的系数,可以是该进制数码中的任意一个。 ri-表示第i位的权值，r是该进制

3、的基数。 n-表示整数位。m-表示小数位。4、常用数制的转换方法1）十-二转换、二-十转换十-二转换：求加权系数公式中各位的系数，对十进制数的整数和小数分别转换。整数部分的权是乘2关系，转换时需除2。小数部分的权是除2关系，转换时需乘2。例：将25.625转换为二进制数 整数部分：连续除2，取余数，直到商为0。 小数部分：连续乘2，取整数，直到要求的精度为至。（25.625）10=（11001.101）2二-十转换：求加权系数和。例：（1101.11）2=23+22+20+2-1+2-2=（13.75）102）二-十六转换、二-八转换由于24=16，4位二进制数正好对应16个状态，将二进制数从

4、小数点开始每4位划分成一组，每组对应转换为一位十六进制数即可（按8421权值转换）。例：（01101110.11011100）2=（6E.DC）16同理，二-八转换每3位按421权值相互转换。5、二进制算术运算1）数的表示方法：正负数、原码、反码、补码。原码：最高位为符号位，“0”表示正数，“1”表示负数，其余各位表示二进制值。反码：将原码除符号外逐位求反，“0”变“1”，“1”变“0”。补码：正数的补码与原码相同，负数的补码为反码加1。补码的物理意义就是补齐、补满，如十进制数，6再补4即够10，4就是6的补码。一个十进制数x的补码=10-x。以4位二进制为例，24可表示16个状态，满值是16

5、，因此一个二进制数A的补码=2n-A,n为A的位数。然而这种运算在电路中的实现是复杂而又速度缓慢的，电路求反、加1运算是非常简单的。因此，我们用求反加1来代替复杂的补码运算。2）二进制数的减法运算两数求补相加，结果再求补。5、二进制编码编码：用文字、符号或数码表示某种信息的过程叫编码。代码：编码的结果称为代码。二进制编码：用一组二进制代码表示数字、符号、图形、图像、声音等信息。1）BCD码：有权码、循环码用4位二进制数码表示1位十进制数。有权码：对应的十进制数为加权系数和。其中最常用的是8421码，还有5211码、2421码等。循环码：对应的十进制数，二进制编码的不同位按不同的规律循环，如余3

6、循环码、格雷码等。8421码：用二进制的十进制值代表10个十进制数。8421码与十进制的转换是直接进行，比二-十转换要容易得多。十进制的二进制值是按照十-二转换方法得来的，十进制的二进制代码是将十进制的每一位用对应的二进制代码替换得来的。例：（29.3）10=（0010 1001.0011）8421-BCD2）其它二进制码：奇偶校验码、ASCII码奇偶校验码：在一组信息码的后面增加一奇（偶）校验位，使传输码中“1”的个数为奇（偶）数，用于数据传输中的检错。ASCII码：美国信息交换标准码。用7位二进制代码表示某种常用标准操作、10个数字、26个英文字母及专用符号，共128个。二-十进制代码是进

7、行处理或运算的，ASCII码事用来进行信息传输和交换的。注：二进制代码与二进制值是完全不同的两回事。例：十进制25的二进制值为：110018421BCD码为：00100101ASCII码为：0110010 01101011.2 基本逻辑函数及运算定律1、基本逻辑运算与、或、非、与非、或非、与或非、异或、同或；真值表、表达式、逻辑符号、运算规则。 与非： 或非： 与或非： 异或：，AB相同时输出为0，不同时输出为1。 同或（异或非）：B，AB相同时输出为1，不同时输出为0。逻辑符号如下图所示：2、逻辑代数的运算定律基本公式 A+1=1 AA=A A+A=A A(A+B)=A A+BC=（A+B）

8、（A+C） 常用公式 1.3 逻辑函数表示方法1.3.1 基本表示方法：真值表、表达式、逻辑图1、真值表：列出输入变量所有可能取值，根据要求写出输出变量取值。真值表是逻辑功能的最为直观的表达方式，在一些简单的设计中，根据要求很容易画出真值表。2、表达式：将真值表中结果为1的变量相与后再相或，1用原变量表示，0用反变量表示。3、逻辑图：将表达式中各输入变量的逻辑关系用基本逻辑门或组合逻辑门符号及其连接导线表示，得到逻辑电路图。例、三人表决器，当两人以上同意时，结果有效，否则结果被否决。 设三个输入变量为A、B、C，输出变量为Y，根据要求列出真值表。1）真值表 A B C Y 0 0 0 0 0

9、0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 12）表达式由真值表可知，使输出有效的输入状态共有四种，用反变量表示0，原变量表示1,将它们或起来，就得到逻辑表达式。3）逻辑图1.3.2 最小项：定义、编号、表达式（最小项之和，编号之和，和表达式）。1、最小项1）最小项：在n变量逻辑函数中，n个变量的乘积称为最小项，变量以原变量或反变量的形式出现，且仅出现一次。n变量逻辑函数有2n个最小项。2）最小项编号：原变量用1表示，反变量用0表示，得到二进制数的十进制值。3）最小项表达式：任何一个逻辑函数表达式都可以转换成最小项之和的形式，称为最小

10、项表达式。利用配项法把逻辑函数转为最小项表达式，。例：将逻辑函数转为最小项表达式。利用公式：、2、最大项最大项：在n变量逻辑函数中，n个变量的或称为最大项，变量以原变量或反变量的形式出现，且仅出现一次。n变量逻辑函数有2n个最大项。最大项编号：反变量用1表示，原变量用0表示，得到二进制数的十进制值。最大项表达式：任何一个逻辑函数表达式都可以转换成最大项之积的形式，称为最大项表达式。利用配项法把逻辑函数转为最大项表达式，。表示方法：例：将逻辑函数转换为最大项之积的形式。利用公式1.4 逻辑函数的公式化简法 逻辑函数表达式越简单，实现的逻辑电路就越简单，所用的元器件越少，可靠性就越高。从实际命题中

11、抽象出来的逻辑表达式不一定是最简单的，所以要进行逻辑化简，找到最简表达式。由于逻辑门电路已经模块化和系列化，有时最简单的表达式不一定适合现有的逻辑门，所以要进行适当变换，才能用现有的逻辑门画出逻辑电路图。例如，给定的表达式是或逻辑，但手中只有与门，就可以变换成与逻辑实现。1、逻辑函数的最简形式：化简、变换化简：表达式中所含乘积项（与项）最少，每个乘积项中变量的个数最少。变换：适合给定的逻辑门，门的种类数最少。2、常用公式化简法：合并项法、吸收法、消去法、配项法1）合并项法：利用，合并两项为一项，消去一个变量。2）吸收法：利用A+AB=A，消去多余的乘积项。3）消去法：利用，消去多余因子。4）配

12、项法：利用、的特点，把一项变成两项，重新组合后再合并化简。 1.5 逻辑函数卡诺图化简1、卡诺图画法：相邻规则、2变量卡诺图、3变量卡诺图、4变量卡诺图。 按最小项相邻关系画出来的方格图，上下左右均相邻，n变量卡诺图有2n 个方格。1）两变量卡诺图2）三变量卡诺图3）四变量卡诺图我们注意到卡诺图中最小项的编号不是按顺序排列的，是按相邻项的要求排列的。2、用卡诺图化简逻辑函数：步骤与规则将逻辑函数转换成最小项表达式，卡诺图最小项对应的方格填1，其余填0或不填；将为1的相邻项圈起来，每个圈内1的个数为2的整数倍，即2k（k=1，2，3）。圈过的1可以重复圈，但每个圈内至少有一个未被圈过的1。每个圈

13、尽可能大，圈的个数尽可能少；对每个框合并最小项，取其相同变量作为结果，将每个框的合并结果相加，即为化简结果。例：在画卡诺图时，也可不转换为最小项，将逻辑函数中的每个乘积项在卡诺图所包含的方格中均画1即可。例： 也可对应真值表直接填写卡诺图。3、具有无关项的逻辑函数化简：任意项、约束项、无关项表示方法约束项：在函数中，变量取值的某些组合所对应的最小项不会出现或不允许出现。任意项：在一些函数中，变量取值的某些组合既可以是1，也可以是0，不影响结果。约束项和任意项统称为无关项。无关项在逻辑函数化简时可以取值为1，也可以为0。在卡诺图中用X表示。无关项的表示方法1）F(A,B,C,D)=m2+m4+m

14、6+m9+m13+m14 约束项：m0+m1+m3+m11+m15=0，不表示对应每个约束最小项的取值该式等于0，2）F(A,B,C,D)=(2,4,6,9,13,14)+ d(0,1,3,11,15)3）约束条件：AB+CD=0，转换成最小项表达式。4）约束条件：ABCD不会同时为0，AB也不会同时为1，约束项为ABCD同时为0时等于1的最小项，AB同时等于1的最小项，则例：用卡诺图化简逻辑函数不考虑无关项 考虑无关项 用无关项化简逻辑函数的物理意义是：若是任意项，其值为0或为1不影响函数值。若是约束项，用它进行函数化简后，得到的是约束项可以出现的结果，实际应用时约束项是不会出现的，所以化简

15、后得到的函数在不出现约束状态时结果是正确的。1.6 引入变量卡诺图化简逻辑函数引入变量卡诺图：引入变量、相邻规则从逻辑函数中取出一个（或多个）输入变量作为引入变量，函数值不再是单纯的“0”、“1”，而是增加了引入变量的原变量和反变量，将引入变量填到到卡诺图中，就称为引入变量卡诺图。例1：四变量逻辑函数，将D分离出来作为引入变量，真值表和卡诺图如下：例2：用VEM方法化简逻辑函数分离出E作引入变量，画出卡诺图如下（可转化为最小项表达式，也可用所含公用项法画出，不含E的乘积项填）：将相邻项圈住，E、与相邻的同时，又单独相邻。是因为图中所填的这些项均为A、B、C、D最小项取值为1的项，具有四变量的逻

16、辑相邻性，而在填的最小项中，函数的取值恒为1，与E无关，所以又单独相邻。复习题：（27.48）D=（ ）8421-BCD=（ ）B=( )H1.2(2)(4)、1.3、1.5、1.7（3）（4）、1.10（2）（3）、1.15（1）（5）、1.18（1）、1.19、1.21（2）。2 门电路2.1 半导体管的开关特性1、二极管：导通（电压、特性）、截止、反向恢复时间（tre）。导通电压：硅管0.6-0.7V，锗管0.2-0.3V，导通后保持不变。截止电压：硅管0.5V，锗管0.1V。反向恢复时间：tre二极管外加正向电压时，需要一定时间才能导通，产生正向电流，称为正向导通时间。当电压突然反向时

17、，二极管不会立即截止，而是产生一个瞬时反向电流，经过tre时间后才进入截止状态。tre称为反向恢复时间，为纳秒（ns）数量级，tre越小，开关速度越快。正向导通比反向恢复时间小的多，故tre是反映二极管开关速度的重要参数。2.三极管：导通、截止、饱和、开启时间、关闭时间三极管有3个工作区：截止区、放大区、饱和区。在数字电路中三极管一般作为开关元件使用，工作在截止区和饱和区，两种状态转换时通过放大区。 截止电压：VBEVT导通，VGSVT截止。VGS为高电平导通，低电平截止。MOS管是金属-氧化物半导体场效应管，栅极和衬底之间被二氧化硅绝缘层隔开，厚度极薄，大约在0.1m之内。由于极性不同分为N

18、沟道管和P沟道管。 G栅极，D漏极，S源极，B衬底。MOS管有3个工作区：截止区、可变电阻区、恒流区，以N沟道管为例说明。截止区：在漏极与源极之间加上电压，若栅源电压VGS为0，iD=0。相当于开关断开。可变电阻区：当VGS增大到某个值时，由于栅极与衬底的电场作用，漏源之间形成导电沟道，有iD流通，该VGS值称为开启电压VGS（th）。随着VGS增加，导电沟道加宽，iD随之增加，可通过VGS控制iD，所以又叫场效应管，类似于在电路中控制可变电阻。恒流区：当VGSVGS（th）时，id只取决于VGS，受VDS的影响非常小，处于恒流状态，导通电阻非常小。相当于开关闭合。2.2 TTL集成门电路1、

19、熟悉TTL与非门电路结构和工作原理。2、了解TTL与非门的外部特性及参数。（定义、作用） 1）输入特性：输入电压与输入电流之间的伏安特性。输入低电平时，该级电流流向前级（灌电流），输入高电平时，该级从前级吸收电流（拉电流）。了解它有助于弄清后级电路对前级电路的影响。2）输出特性：输出电压与负载电流之间的关系曲线。低电平输出特性：输出低电平VOL随负载电流的增加稍有增高，当负载电流IOL过大时，T5管有可能损坏，因此，74系列输出低电平时的灌电流最大值限制为IOL（max）=16mA。高电平输出特性：输出电压随负载电流增加而下降，当下降到一定值时，将破坏正常逻辑状态。因此，限制输出高电平时的最大

20、负载电流不能超过0.4mA。3）输入负载特性描述输入端外接电阻Ri与Vi之间的关系曲线，在没有输入信号的情况下，当电阻增加时Vi将上升，上升到1.4V时被钳位。输出逻辑状态发生翻转。因此，RI的大小可影响逻辑状态。关门电阻Roff，保证TTL与非门关闭，输出为标准高电平时，所允许的Ri最大值。开门电阻Ron，保证TTL与非门导通，输出为标准低电平时，所允许的Ri最小值。4）带负载能力TTL与非门带负载能力表示一个与非门所能驱动同类门的最大数目，用扇出系数No表示。输出高电平时为拉电流负载：输出低电平时为灌电流负载：一般来讲，扇出系数No取决于输出低电平时所能驱动的同类门的个数。5）电压传输特性

21、：描述输出电压Vo与输入电压Vi之间对应关系的曲线。给出输入电压波形，可据此画出输出电压波形。例：电路图（a）中非门的电压的传输特性曲线如图（b）所示，输入点压波形如图（b）所示，画出V01、V02波形图。6）噪声容限：是指保证逻辑门完成正常逻辑功能的情况下，输入端所能承受的最大干扰电压值。又称抗干扰能力。关门：与非门关闭，T5截止，输出高电平。开门：与非门导通，T5包和，输出低电平。关门电平VOff，输出为标准高电平时，所允许的最大低电平值。通常VOff=0.8V。开门电平Von，输出为标准低电平时，所允许的最小低电平值。通常Von=1.8V。输入低电平抗干扰能力：VNL=Voff-VIlm

22、ax，一般输入低电平最大值0.3V, VNL=0.8-0.3=0.5V输入高电平抗干扰能力：VNH= VIHmin-VoN，一般输入高电平最小值2.4V, VNH=2.4-1.8=0.6V实际应用中取20%余量，可按0.4V取值。输入输出之间的关系见P55。7）动态特性传输延迟时间：由于晶体管内部的电荷存储效应和元件及电路的寄生电容作用，输出电压VO的波形不仅前后沿变缓，而且比输入电压Vi的波形滞后，称为传输延迟时间。平均传输延迟时间tpd=（tPHL+tPLH）/2，一般为10-20ns。动态尖峰电流：输出状态转换过程中，T4、T5管会瞬间同时导通，产生尖峰电流，又称浪涌电流。一方面会使电源

23、的平均电流增大，增加功耗，另一方面会在电源和地线上产生压降，形成内部干扰源。应采取合理的接地和去偶措施。2.3 其它类型的TTL门电路1、集电极开路门（OC门）1）原理与结构线与：将门电路的输出端并联在一起，实现逻辑与，如图所示。 OC门在使用时，必须外接上拉电阻RL，几个OC门输出端并联时共用一个上拉电阻。2）集电极负载电阻RL的选择既要保证输出高电平不低于规定的VOHmin值，又能保证输出低电平不高于规定的VOLmax值。如图n个OC门并联使用，m个与非门作为负载，有P个输入端。 当所有OC门同时截止，输出为高电平，为保证高电平不低于规定的最小值VOHmin，RL不能选的太大，由图可知VC

24、C-（nIOH+pIIH）RLVOHminRLmax=(VCC-VOHmin)/( nIOH+pIIH) IOH：OC门截止时输出端漏电流当有OC门导通时，输出低电平，极端情况只有一个OC门导通，负载电流全部流入导通的OC门，RL不能选择的太小，应保证灌入OC门的电流不超过最大的允许负载电流ILM，又保证低电平不高于规定的最大值VOL（max）。VCC-（IOL-mIIL）RLVOLmax RLmin=(VCC-VOLmax)/(IOL-mIIL)RLminRLVT时导通（DS接通），否则截止（DS断开）。 2CMOS门电路1）CMOS反相器PMOS:当VGSVT时导通（DS接通），否则截止（

25、DS断开）。输入为低电平时，VIL|VT1|+|VT2|。2）CMOS与非门A、B有一个为低电平时，T1或T2截止，T3或T4导通，输出高电平。A、B均为高电平时，T1、T2导通，T3、T4截止，输出低电平。2.5 数字集成电路接口 1TTL与CMOS接口2TTL与三极管、LED接口例：写出下列电路逻辑表达式。习题：2.10、2.11、2.13、2.15、2.14a）b）3 组合逻辑电路3.1特点1、任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。2、不同的逻辑函数具有相同的逻辑变量（不同输出具有相同的输入）。3.2 分析与设计1.分析：步骤、方法根据给定的电路找出其逻

26、辑功能。1）由输出到输入逐级写出逻辑函数表达式。2）利用公式或卡诺图进行化简。3）列出真值表。2. 设计：步骤、方法按照给定的逻辑命题，设计逻辑电路。是分析的逆过程。 1）定义逻辑变量，列出真值表。 2）写出逻辑函数表达式，并进行化简和变换。 3）画出逻辑图。3.3 编码器和译码器1.编码器1）二进制编码器原理、真值表、表达式二进制编码器：用n位二进制代码对2n个状态进行编码的电路称为二进制编码器。2）优先编码器：功能、74LS148真值表、逻辑符号、扩展方法功能：在输入端同时加入多个信号时，只对优先级别最高的信号编码。 优先编码器扩展：芯片的级联一般应考虑一下几个问题。 输入端接法：一是输入

27、端与输入信号个数相等，直接相连；二是输入端多于输入信号个数，对多余端接地或接1处理；三是输入信号多于输入端，尽量利用控制端（按真值表），实在不行时再加芯片。本例16个输入端，两片74148正好够用，按优先权顺序I0I7接第一片，I8I15接第二片；输出端接法：输出端一般不够用，需利用真值表对控制端或其他信号进行组合后作为输出高位。本例由于两片不可能同时编码，被禁止时输出又全为1，所以低三位应为两片输出的与（如需原码可用与非）。第四位利用控制端，当第二片正常编码时=0，不正常编码时=1，由真值表可知对I0I7编码时，高四位输出应为1，对I8I15编码时，高四位输出应为0，与对应，因此可用作为第四

28、位。允许端的连接：采用第二片的允许端直接对外，由于第二片不工作且在允许编码的情况下才允许第一片工作，由真值表可知，正好符合要求，因此，第二片的接第一片的片选。对外控制端：与真值表对应，第一片的符合要求，直接对外。要求有效输出时为0，无效输出时为1，因此，需用两片的相与完成。2、译码器：功能、逻辑符号编码器的反过程，输入一组二进制代码，输出一组高低电平信号。1）74LS138真值表、表达式、扩展方法 2）用74138实现逻辑函数：原理、方法每项表达式是一个逻辑函数的最小项，将逻辑函数化为最小项之和的形式，用74138加或门实现。利用反演律将逻辑函数的最小项转换为74138输出端与非的形式，用74

29、138加与非门实现。3.4 数据选择器和分配器 1、选择器（八选一、四选一）：真值表、表达式、扩展方法、逻辑符号数据选择器也称多路开关，是通过控制端从多路输入中选择一路送到输出端。八选一数据选择器四选一数据选择器2.用数据选择器实现逻辑函数：步骤、方法由于数据选择器的逻辑函数是最小项之和的形式，可以用来实现任一逻辑函数。1）四选一实现两变量、八选一实现三变量逻辑函数：按照逻辑函数的最小项表达式，将数据选择器每个与之对应的项Di置“1”，其余置“0”即可。2）四选一实现三变量、八选一实现四变量逻辑函数：将数据位Di作为最后一个变量，与逻辑函数对比，得出对应变量的原变量或反变量，原变量直接连接，反

30、变量非门接入。3.6 奇偶检验：原理、规则、真值表原理：奇偶校验是发送端在有效数据位之外再增加一位校验位，形成发送代码。接收端按形成规则检查校验位，即可发现是否有传输错误。规则：判断有效数据位中1的个数，决定校验位置1或0。奇校验1的个数为奇数，偶校验1的个数为偶数。3.6 算术运算电路1、半加器和全加器：真值表、表达式、逻辑符号半加器：只考虑两个一位二进制数相加，不考虑低位进位。按二进制加法规则，列出真值表、表达式，画出逻辑图及逻辑符号如下。全加器：考虑低位进位的一位二进制加法器。2、多位加法器1）串行进位并行加法器：原理、特点每一位带进位相加，必须使用全加器，全加器个数等于相加位的位数。四

31、位串行进位加法器如图。特点：电路简单，连接方便。缺点：高位运算必须等到低位运算完成后才能得到正确结果，运算速度较慢。2）超前进位并行加法器：原理、特点当前位的进位与加数被加数及下级进位有关，下级的进位又与下下级的AB有关，最下级的进位为0，只与AB有关。所以每级进位可以用Ai、Bi通过运算得到，得到进位的电路称为超前进位电路。提高运算速度。3.7 数值比较器：比较原理、74LS85真值表、3.8 组合逻辑电路中的竞争冒险：产生、判断、消除方法 1.竞争-冒险的产生1）竞争 图示与非门电路中，稳态时无论A=1，B=0还是A=0，B=1，输出皆为Y=0。但在A、B向相反变化的瞬间，若信号边沿不好，

32、如A从0变到1，B从1变到0，若B的延迟时间大于A，当B上升到高电平范围时，B尚未降到低电平，转换瞬间出现同时为高的情况，Y会出现一个瞬间的低电平脉冲，脉冲的宽度视延迟时间而定，向相反方向同时转化的过程叫竞争。 2）冒险 在上述竞争过程中，若B的延迟时间小于A，即A在未升到高电平范围时，B已降至低电平范围，则不会出现输出低电平脉冲，反之则会出现。在这种转换过程中出现瞬时脉冲的情况称为冒险。可见，有转换就有竞争，但有竞争不一定出现冒险。在如下电路中，从原理上讲，不论A怎么变化，Y都应当等于0。但在实际应用中，由于门电路的延迟，都会出现冒险。2、竞争-冒险的判断1）代数法由竞争-冒险的分析可知，两

33、只要输出逻辑在一定条件下能变换成，就可能存在竞争-冒险。2）卡诺图法只要卡诺图中存在两个相切但不相交的圈，就会产生冒险现象。3）计算机辅助分析：输入原理图，检查复杂电路的竞争冒险现象。例：试判断图示电路是否存在竞争-冒险。当B=C=1时，存在竞争-冒险，由卡诺图也可以看出，有两个相交但不相切的圈。 3. 竞争-冒险的消除1）修改逻辑设计，加入冗余项。如：,当B=C=1时，存在竞争-冒险。根据 F=AB+AC+BC=AB+AC，在上式中加入BC，电路复杂了，但当B=C=1时，F=A+A+11=1,消除了竞争-冒险。2）引入封锁脉冲3）引入选通脉冲4）加滤波电容复习题：3.1（a）（b）、3.2、

34、3.7、3.11（2）、3.13（1）、3.20、3.214 触发器4.1 定义、特点、分类定义：具有1位二进制信号的接收、保存和输出功能。特点：1）两个稳定状态和两个互补的输出，用来表示二进制的0和1。2）根据不同的触发信号，可置成0态或1态。分类：1）按电路结构分为RS触发器、JK触发器、T触发器和D触发器等。2）按触发方式分为电平触发和边沿触发。4.2 RS触发器1.闩锁电路：构成、特点将两个非门的输入和输出端交叉互联，就构成闩锁电路。工作时处于稳定的互锁状态，Q、为互补输出，又是对方的输入，规定Q=1为1状态，锁存二进制的1，Q=0为二进制的0状态，锁存二进制数0。2、基本RS触发器：

35、构成、特性表、在闩锁电路上增加两个控制输入端，就构成了基本RS触发器。3、同步RS触发器：构成、定义、现态、次态、特性表、特性方程、状态转换表、时序波形图、逻辑符号。定义：触发器状态不随RS的变化随时转换，而是等待同步时钟脉冲到来时才按RS转换。现态：输出Q端在同步信号到来前状态（触发前），用Qn表示。次态：输出Q端在同步信号到来后状态（触发后），用Qn+1表示。触发方式：高电平触发。构成、特性表 特性方程：，约束条件RS不能同时为1。状态转换图时序波形图逻辑符号：4、D触发器：构成、特性表、特性方程、逻辑符号。1）逻辑图、特性表、特性方程、逻辑符号。特点：满足了约束条件，但失去了CP=1时的

36、保持状态，适用于单端输入场合。一般作为锁存器使用，当需要锁存一个数据时，将数据送到输入D端，然后发出一锁存信号CP，数据将被锁存在输出端。5、主从RS触发器：结构、特点、逻辑符号（了解抗干扰能力）4.3 JK触发器1、JK触发器：构成、特性表、特性方程、状态转换表、逻辑符号。特性方程：状态转换图逻辑符号：特点：允许JK同时为1，无约束项，实现了状态翻转。但在CP=1期间，JK的变化仍会引起触发器的多次翻转，即需要JK在触发脉冲有效期间稳定，抗干扰能力较差。2、主从JK触发器：结构、特点用两个JK触发器组成主从JK触发器，可保证每个CP脉冲触发器只翻转一次。3、T触发器：构成、特性表、特性方程在

37、单端应用场合，将JK连在一起，得到T触发器。特性方程，只有保持和翻转两种状态，失去了置0、置1功能。4.4 边沿触发器1、维持阻塞结构边沿触发器：特点其真值表与普通D触发器真值表相同。保证触发器在CP上跳沿可靠动作，而在其它时间均能抑制干扰的影响。2、利用传输延迟时间的边沿触发器可见这种触发器在CP=1及CP=0期间均能抑制干扰信号，触发器的次态取决于CP下跳沿JK的状态，称之为负边沿触发型JK触发器。真值表与JK触发器相同。4.5 触发器的主要参数1、建立时间tset：输入信号应先与CP到达的时间。即输入信号稳定tset时间后，才能发出CP信号。一般为两个门延迟时间2tpd。2、保持时间th

38、：为保证触发器的可靠翻转，CP信号到达后，输入信号需再保持一段时间才能撤掉。一般为一个门延迟时间1tpd。3、传输延迟时间tPLH、tPHL：从触发信号CP上升沿或下降沿开始，触发器新状态稳定建立起来的时间。一般地tPLH=2tpd、tPHL=3tpd。4、最高时钟频率fC（max）：时钟信号CP的高低电平持续时间要大于触发器的传输延迟时间，保证下一个触发信号到来之前，触发器已建立稳定状态。4.6 触发器逻辑功能转换 将特性方程转换为相同形式，对比得到输入表达式，画出逻辑图。1）JK转D： 对比得 2）D转JK：， 3）D转换为T：注意：1、触发方式主从结构时下跳沿改变Q状态。2、触发器结构：

39、若定义为主从触发或电平触发，应注意RS、D触发器触发电平有效期间，输入影响输出；JK主从触发器，当主从触发器为相反状态时，输入不再影响输出。3、RS触发器若RS同时出现约束状态11时，输出画为虚线（不定状态）。复习题：4.4、4.6、4.14、4.21例1：一个触发器的特性方程为，试用JK、D触发器实现。 J=K=X+Y例2写出图示电路的特性方程。 复习题：4.4、4.6、4.7、4.8、4.9、4.14、4.215 时序逻辑电路5.1 时序电路的分析1、同步时序逻辑电路的分析步骤：1）、2）、3）、4）5）同步时序逻辑电路是指在一个CP脉冲的作用下，电路中所有触发器都在同一时刻翻转，分析方法

40、如下。1）写出电路中每个触发器的驱动方程（输入信号的逻辑表达式）。2）将各触发器的驱动方程代入各自的特性方程中，求得每个触发器的状态方程。3）写出输出方程。4）求出在时钟作用下电路的状态转换图、状态表或波形图。5）判断电路能否自启动。2、异步时序逻辑电路分析方法异步时序电路的触发器不共用一个CP脉冲，即时序电路中所有触发器不在同一时刻翻转。当CP脉冲到来时，只有哪些接CP脉冲的触发器才能用特性方程去计算次态。其它触发器只有确定状态方程有效，才可以将电路的初始状态和输入变量取值代入状态方程。5.2 寄存器1、数码寄存器：组成、功能。一个触发器存储一位二进制代码，N位寄存器由N个触发器组成，具有接

41、收、存放、输出和清零功能，一般用D触发器构成。2、移位寄存器：组成、功能、作用移位寄存器是将D触发器的输出Q与下一位D触发器的D端相连，当时钟脉冲到来时，每一个时钟脉冲将上一位移到下一位。下图为右移以为寄存器。可实现串入并出、串入串出。5.3 计数器1、四位同步二进制计数器74LS161：功能表、时序图、逻辑符号、扩展方法。2、任意进制计数器的组成方法：1）乘数法：计数脉冲接到N进制计数器的时钟输入端，N进制计数器的进位输出端接到M进制计数器的时钟输入端，两个计数器一起构成NXM进制计数器。2）复位法：N进制的定义就是逢N进一，利用附加逻辑门，在计数脉冲达到N个时，输出负脉冲送到端，使输出清0。进位信号需附加逻辑门产生。3）置数法：置起点、改变终点、跳过中间状态。实质是利用置数端使计数器跳过某些状态。1）置起点：改变计数起点，计满后输出进位信号，重新置入起点开始下一周期计数，计数值不再等于输入脉冲数，以状态顺序号表示脉冲个数，或者说脉冲个数等于计数值减起始值。利用进位信号取反接，D端置初值。初值=计数器容量-进制值，自动产生进位信号。2）改变终点：计数到某个数后，置入最大数，然后从0开始计数。如果用N进制计数器构成M进制计数器，应跳过N-M个状态。置数脉冲应在M-2个CP脉冲产生。自动产生进位信号。不同进制计数器只需改变和接入Q的关系即可。3）跳过中间