第五章触发器2012

1、 用或非门构成用或非门构成RS触发器触发器 图图5-1-1 5-1-1 或非门构成的或非门构成的RSRS触发器触发器1.1.工作原理工作原理定义：定义： Q=1为为“1”状态状态 Q=0为为“0”状态状态 Sd为置为置“1”端；端； Rd为置为置“0”端；端；2.根据反馈结果可得到根据反馈结果可得到特征表，如表特征表，如表5-1-1 Sd Rd Qn Qn+1表表5-1-1 或非门构成或非门构成的的RS触发器特征表触发器特征表 Sd Rd=0 约束条件：约束条件： 用与非门构成用与非门构成RS触发器触发器 图5-1-2 与非门构成的RS触发器图5-1-2 与非门构成的RS触发器SdRdQQSd

2、 +Rd=1 S d Rd Q n Qn+1 表表5-1-2 与非门构成与非门构成 的的RS触发器特征表触发器特征表约束条件：约束条件：0,1DDSRQ Q和同时为同为CLK=1表示同步脉冲有效；表示同步脉冲有效；CLK=0表示同步脉冲无效；表示同步脉冲无效；CLK S R Q n Qn+1才起作用。和到达，只有触发信号触发器基本输入控制门RSCLKRS电平触发带有异步置位端和异步复位端的电平触发带有异步置位端和异步复位端的同步型同步型RS触发器触发器只要在Sd 或Rd加入低电平，即可立即将触发器置1或置0，而不受时钟信号和输入信号的控制。故称前者为异步置位端异步置位端，称后者为异步复位端异步

3、复位端。触发器在CP控制下正常工作时应使这两者处于高电平。置位时应在CP=0时进行。 CP D Qn Qn+1* * RS触发器期间在触发器期间在CP作用期间，须保证作用期间，须保证RS端输入稳定端输入稳定不变。用同步不变。用同步RS触发器构成的触发器构成的D锁存器的波形图如下：锁存器的波形图如下：CPDQ图5-4-1脉冲触发的主从式主从式RS触发器注意逻辑符号区别 主从主从RS触发器触发器clk=1时，主触发器按时，主触发器按S,R输入翻转，输入翻转， 从触从触发器保持原状态不变。发器保持原状态不变。clk下降沿到达时，主下降沿到达时，主触发器保持状态不变，触发器保持状态不变，从触发器根据主

4、触发从触发器根据主触发器的状态翻转。所以，器的状态翻转。所以，每个每个clk周期，周期，Qn的状的状态只会改变一次。态只会改变一次。CLK S R Q n Qn+1表5-4-1 主从式RS触发器234561CPSRQQQQ图5-4-2 脉冲触发的主从式RS触发器动态特性主触发器应注意整个主触发器应注意整个CP=1期间期间R，S的输入。的输入。从触发器只注意从触发器只注意CP下降沿时主触发器状态下降沿时主触发器状态Q引起引起 的变化。的变化。仅由仅由RS构成主从触发器对构成主从触发器对RS输入仍须输入仍须RS=0的约的约束。为此，提出了主从束。为此，提出了主从JK触发器。触发器。 Q Q Q Q

5、SR 为了解除约束，即使出为了解除约束，即使出现现S=R=1的情况下的情况下Qn+1也是确定的，构造如下也是确定的，构造如下主从式主从式JK触发器触发器图5-4-4 脉冲触发的主从式JK触发器原理图5-4-3 脉冲触发的主从式JK触发器符号图SR图5-4-5 脉冲触发的主从式JK触发器内部结构从触发器从触发器（同步（同步RSRS型）型）主触发器主触发器（同步（同步RSRS型）型）A线线B线线主主Q*主主Q*从从Q*从从Q*(1)1,011,1101nnJKclkQclkQ若则时，“主”保持后，“从”，“主”(2)0,1110000nnJKclkQclkQ若则时，“主”后，“从”，“主”保持(3

6、)0110nnJKclkQclkQ若则时，“主”保持后，“从”保持(4)111,0()0,1nnnJKclkQclkQQ若则时，若则“主”置后，“从”若则“主”置1nnCLKJKQQnQ表5-4-3主从式主从式JK触发器真值表触发器真值表1nnCLKSRQQnQ表5-4-2主从式主从式RS触发器真值表触发器真值表1.分两步动作：clk=1时，“主”触发器接受触发信号，而“从”触发器保 持状态不变。 当clk出现下跳沿时，“从”触发器按“主”触发器状态 翻转。因此，输出状态只能改变一次。2. 输入控制S,R及反馈A线，B线在clk=1的全部时间内对“主”触发器都其控制作用。但在clk=1的全部时

7、间内“主”触发器输出状态只能改变一次。因此，在clk=1时间内输入RS发生变化时，只要找出内当clk出现下跳沿前瞬间的“主”触发器状态Q，即可确定从触发器的次态Qn+1。的信号进入主触发器时，只允许的信号进入主触发器时，只允许1110KQJQSR图5-4-6 脉冲触发的主从式JK触发器动态特性注意、CMOSCMOS传输门的边沿触发器（上升沿触发）传输门的边沿触发器（上升沿触发） 图5-5-1上升沿D触发器列出真值表)4(*QQDCLKQ121134,(1)0,TGTGQD QDclkTGTGQ通，断随着而变化时，断，通保持 反馈通路接通，自锁图图5-5-2 CMOS门上升沿门上升沿D触发器触发

8、器反馈不通断通，“主”保持此前的状态通断，后，,)(QQTGTGDTGTGclk43212后，输出才能变化。直到下个反馈通路接通保持通断，接收新的输入断通，clkQTGTGDQTGTGclk,)(43213 * * * *维持维持阻塞触发器（边沿触发）阻塞触发器（边沿触发）*边沿（下降沿）边沿（下降沿）JK触发器（利用门延时特点）触发器（利用门延时特点） QnQn 1 QnQn Qn QnQn 1QnQnQn1JC11KQQ图JK边沿触发器的符号表 5-2-17JK边沿触发器的特性表注意逻辑符号区别*Q01SRQRSRSQRSQRSQRSQRSQnnnnnn状状态态转转换换图图. 3符符号号.

9、4*QQKJ符号符号. 41JC11KQQnnnQKQJQ1*QQT符号.4nnnnQTQTQTQ1*QQD符号. 4DQn1 为了保证触发器在工作时能可靠的翻转，为了保证触发器在工作时能可靠的翻转，有必要分析一下它们的动态翻转过程，并找有必要分析一下它们的动态翻转过程，并找出对输入信号、时钟信号以及它们互相配合出对输入信号、时钟信号以及它们互相配合关系的要求。关系的要求。1.基本基本RS触发器的动态特性触发器的动态特性 假定所有的门电路的平均传输延迟假定所有的门电路的平均传输延迟时间相等为时间相等为tpd2wp dtt输入信号宽度输入信号宽度对对“与非门与非门”构成的触发器输入信号宽度构成的

10、触发器输入信号宽度对对“或非门或非门”构成的触发器输入信号宽度构成的触发器输入信号宽度pdpLHpdpHLtttt2,pdpLHttpdpHLtt2对对Q由由0到到1延迟时间延迟时间对对Q由由1到到0延迟时间延迟时间2.同步同步RS触发器的动态特性触发器的动态特性输入信号宽度输入信号宽度设设 同时为高电平的时间为同时为高电平的时间为 ,DDSRC P()WSC PtpdPLHtt2t w(s cp)2tpd传输延迟时间传输延迟时间pdPHLtt3基本基本RS触发器延迟时间触发器延迟时间对对Q由由0到到1延迟时间延迟时间对对Q由由1到到0延迟时间延迟时间3.主从触发器主从触发器 建立时间：建立时

11、间：tset2tpd 即输入信号（即输入信号（J ,k端）先于端）先于CP信号到达的时间信号到达的时间 输入信号保持时间输入信号保持时间： tH tf 为了可靠要求为了可靠要求CP由由1变到变到0后后JK的状态保持不变的时间的状态保持不变的时间. 传输延迟时间传输延迟时间 34PLHpdPH Lpdtttt 定义从触发器当定义从触发器当cp下降沿开始到下降沿开始到Q状态稳定所需时间状态稳定所需时间为传输延迟时间为传输延迟时间: 最高时钟频率最高时钟频率 ： 考虑主从触发器是由两个同步触发器组成，主触发器传输延考虑主从触发器是由两个同步触发器组成，主触发器传输延时时3tpd ,从触发器传输延时也是从触发器传输延时也是3tpd，所以，所以，CP的最小周期为的最小周期为 最高时钟频率：最高时钟频率： 若为若为T触发器，考虑从触发器，考虑从CP的下降沿开始到输出端的新状态建的下降沿开始到输出端的新状态建立所需要的时间为立所需要的时间为t PHL=4tpd(m ax )1 /6p dCtfm in6p dCTt(m ax)1128CPH Lpdftt最高频率只能达到：最高频率只能达到：4.维持阻塞触发器维持阻塞触发器 Te xtTe xtTe xtTe xttSettHtW HtPLHtPHL 建立时间：建立