计算机组成原理第五章中央处理器[一]

1、第五章第五章 中央处理器中央处理器5.1 CPU5.1 CPU的功能和组成的功能和组成5.2 5.2 指令周期指令周期5.3 5.3 时序产生器和时序控制方式时序产生器和时序控制方式5.4 5.4 硬布线控制器硬布线控制器5.5 5.5 微程序控制器微程序控制器5.6 5.6 微程序设计技术微程序设计技术 5.1 CPU5.1 CPU的功能和组成的功能和组成CPU( Central Processing Unit):CPU( Central Processing Unit):计算机系统的核心部计算机系统的核心部件件, ,由由运算器运算器和和控制器控制器构成构成. .5.1.1 CPU5.1.1

2、 CPU的功能的功能 指令控制指令控制: :取指令并产生下一条指令在内存中的地址取指令并产生下一条指令在内存中的地址; ;操作控制操作控制: :对指令进行译码，产生各种操作信号送往相对指令进行译码，产生各种操作信号送往相应部件应部件, ,以控制完成指令所要求的动作以控制完成指令所要求的动作; ;时序控制时序控制: :对各种操作信号实施时间上的控制对各种操作信号实施时间上的控制, ,以保证计以保证计算机有条不紊地连续自动工作算机有条不紊地连续自动工作; ;数据加工数据加工: :执行所有的算术运算和逻辑运算执行所有的算术运算和逻辑运算, ,并进行逻并进行逻辑测试辑测试; ;异常处理和中断处理异常处

3、理和中断处理: :检测和处理异常情况检测和处理异常情况( (如电源掉电、如电源掉电、除法运算除除法运算除0 0溢出等溢出等) )及特殊请求及特殊请求( (如打印机请求传送打印如打印机请求传送打印字符等字符等) )。微操作控制信号发生器微操作控制信号发生器时序信号发生器时序信号发生器指令译码器指令译码器启停电路启停电路控制台控制台脉冲源脉冲源操作码操作码寻址方式寻址方式 地址码地址码地址形成部件地址形成部件pcpc至至MARMAR增量增量中断控制逻辑中断控制逻辑至至MARMAR/ALU/ALUIRIRDB DB 图图5.1 5.1 中央处理器组成框图中央处理器组成框图程序状态程序状态寄存器寄存器

4、 通用通用寄存器组寄存器组 DBDBAB AB I/OI/O状态信息状态信息微操作控制信号微操作控制信号5.1.2 CPU5.1.2 CPU的组成的组成5.1.2 CPU5.1.2 CPU的组成的组成 1. 1.控制器的构成控制器的构成(1)(1)指令部件指令部件: :完成取指令和分析指令。完成取指令和分析指令。程序计数器程序计数器(Program Counter(Program Counter ，PC)PC)：又称为指令计数：又称为指令计数器、指令地址寄存器。器、指令地址寄存器。PCPC中中存放当前或下一条要执行的存放当前或下一条要执行的指令的地址指令的地址, ,控制指令的执行顺序。顺序执行

5、时，控制指令的执行顺序。顺序执行时，PCPC增量增量计数；遇到转移指令计数；遇到转移指令, ,则将转移地址送至则将转移地址送至PCPC。注意：由于注意：由于PCPC可以指向主存中任一单元，故其位数应能表示主存的可以指向主存中任一单元，故其位数应能表示主存的最大容量，并与最大容量，并与MARMAR的位数相同。的位数相同。指令寄存器指令寄存器(Instruction Register, IRInstruction Register, IR)：存放当前正在执：存放当前正在执行的指令。行的指令。指令译码器指令译码器( ( Instruction DecoderInstruction Decoder，I

6、D):ID):指令分析部件，指令分析部件，对对IRIR中的指令操作码部分进行译码分析，产生相应操作的中的指令操作码部分进行译码分析，产生相应操作的控制电位，提供给微操作控制信号形成部件。控制电位，提供给微操作控制信号形成部件。注意：有的机器还需要对寻址方式字段进行译码，以控制注意：有的机器还需要对寻址方式字段进行译码，以控制操作数有效地址的形成。操作数有效地址的形成。 5.1.2 CPU5.1.2 CPU的组成的组成1. 1.控制器的构成控制器的构成(1)(1)指令部件指令部件: :完成取指令和分析指令。完成取指令和分析指令。 地址形成部件：根据机器所规定的各种寻址方式，地址形成部件：根据机器

7、所规定的各种寻址方式，用来生成操作数有效地址。用来生成操作数有效地址。(2)(2)时序控制部件时序控制部件从宏观从宏观( (即程序控制即程序控制) )上看，计算机的解题过程是指令上看，计算机的解题过程是指令序列的执行过程；从微观序列的执行过程；从微观( (即指令控制即指令控制) )上看，它又是上看，它又是微操作序列微操作序列( (即一个个微操作即一个个微操作) )的执行过程。一条指令的执行过程。一条指令的执行过程可以分解为若干简单的基本操作，称之的执行过程可以分解为若干简单的基本操作，称之为为微操作微操作。这些微操作信号是有严格的时间顺序要。这些微操作信号是有严格的时间顺序要求的，不可以任意颠

8、倒。时序控制部件的作用就是求的，不可以任意颠倒。时序控制部件的作用就是用来产生一系列时序信号，为各个微操作定时，保用来产生一系列时序信号，为各个微操作定时，保证各个微操作的执行顺序。证各个微操作的执行顺序。(2)(2)时序控制部件时序控制部件 脉冲源脉冲源:用于产生一定频率的主时钟脉冲，一般采用于产生一定频率的主时钟脉冲，一般采用石英晶体震荡器作为脉冲源。用石英晶体震荡器作为脉冲源。 启停电路：控制整个机器工作的启动与停止，即启停电路：控制整个机器工作的启动与停止，即保证可靠地送出或封锁主时钟脉冲，控制时序信保证可靠地送出或封锁主时钟脉冲，控制时序信号的发生与停止。号的发生与停止。 时序信号发

9、生器：用以产生机器所需要的各种时时序信号发生器：用以产生机器所需要的各种时序信号，以便控制有关部件在不同的时间完成不序信号，以便控制有关部件在不同的时间完成不同的微操作。不同的机器有不同的时序信号。在同的微操作。不同的机器有不同的时序信号。在同步控制的机器中，一般包括周期、节拍、脉冲同步控制的机器中，一般包括周期、节拍、脉冲等三级时序信号。等三级时序信号。(3)(3)微操作控制信号发生器微操作控制信号发生器不同的指令完成不同的功能，需要不同的微操不同的指令完成不同的功能，需要不同的微操作控制信号序列。每条指令都有自己对应的微操作控制信号序列。每条指令都有自己对应的微操作序列。控制器必须根据不同

10、的指令，在不同的作序列。控制器必须根据不同的指令，在不同的时间，产生并发出不同的微操作控制信号，控制时间，产生并发出不同的微操作控制信号，控制有关部件协调工作，完成指令规定的任务。有关部件协调工作，完成指令规定的任务。(4)(4)中断控制逻辑中断控制逻辑用以实现异常情况和特殊请求的处理。用以实现异常情况和特殊请求的处理。(5) (5) 程序状态寄存器程序状态寄存器PSRPSR用以存放程序的工作状态用以存放程序的工作状态( (如管态、目态等如管态、目态等) )和和指令执行的结果特征指令执行的结果特征( (如如ALUALU的运算结果为零、结的运算结果为零、结果为负、结果溢出等果为负、结果溢出等)

11、)，把它存放的内容称为程序，把它存放的内容称为程序状态字状态字(PSW)(PSW)，表明了系统的基本状态，是控制，表明了系统的基本状态，是控制程序执行的重要依据。程序执行的重要依据。 (6) (6) 用于主存接口的寄存器用于主存接口的寄存器 存储器地址寄存器存储器地址寄存器(MAR):(MAR):接受来自接受来自PCPC的指令地址的指令地址，或来自地址形成部件的操作数地址，以确定要访问的或来自地址形成部件的操作数地址，以确定要访问的单元。单元。 存储器数据寄存器存储器数据寄存器(MDR):(MDR):亦称为存储器数据缓冲寄亦称为存储器数据缓冲寄存器存器(MBR)(MBR)。写入主存的数据一般先

12、送至。写入主存的数据一般先送至MDRMDR，再送，再送主存；从主存读出的指令或数据一般先送入主存；从主存读出的指令或数据一般先送入MDRMDR，再，再送指令寄存器。送指令寄存器。 主存接口寄存器主存接口寄存器MARMAR、MDRMDR的的作用：作用： -作为作为 CPUCPU与主存、外设之间信息传递的中转站与主存、外设之间信息传递的中转站; ; - -补偿补偿CPUCPU与主存、外设之间操作速度的差别。与主存、外设之间操作速度的差别。 (7) (7) 控制台：用于实现人与机器之间的通信联系，如启控制台：用于实现人与机器之间的通信联系，如启动或停止机器的运行、监视程序运行过程、对程序进动或停止机

13、器的运行、监视程序运行过程、对程序进行必要的修改或干预等。行必要的修改或干预等。2 2、CPUCPU内部的寄存器设置内部的寄存器设置 CPUCPU内部一般都设置下列寄存器：内部一般都设置下列寄存器： 指令寄存器指令寄存器IRIR； 程序计数器程序计数器PCPC； 累加寄存器累加寄存器ACAC； 程序状态寄存器程序状态寄存器PSRPSR； 地址寄存器地址寄存器MARMAR； 数据缓冲寄存器数据缓冲寄存器MDR(MDR(或或MBR)MBR)。 (1)(1)累加寄存器累加寄存器ACAC 用于操作数和操作结果，例如一个加法操作，用于操作数和操作结果，例如一个加法操作，ACAC的内容作为作为一个操作数与

14、另外一个操作数相的内容作为作为一个操作数与另外一个操作数相加，结果送回加，结果送回ACAC。早期的机器只有一个累加器，一。早期的机器只有一个累加器，一般采用隐含寻址的方法供程序使用。般采用隐含寻址的方法供程序使用。 随着计算机的发展，运算器结构从单累加器发展为多累随着计算机的发展，运算器结构从单累加器发展为多累加器，即通用寄存器组结构。加器，即通用寄存器组结构。 通用寄存器是一组程序可访问的、具有多种功能的寄存通用寄存器是一组程序可访问的、具有多种功能的寄存器。在指令系统中为这些寄存器分配了编号器。在指令系统中为这些寄存器分配了编号( (或称寄存或称寄存器地址器地址) )，可编程使用其中的某个

15、寄存器。因为可以实，可编程使用其中的某个寄存器。因为可以实现多种功能，如提供操作数、保存中间结果现多种功能，如提供操作数、保存中间结果( (即作累加即作累加器用器用) )，或用作地址指针，或作为基址寄存器、变址寄，或用作地址指针，或作为基址寄存器、变址寄存器、计数器等，因而称为通用寄存器。存器、计数器等，因而称为通用寄存器。 IRIR、PCPC、PSRPSR、MARMAR、MDRMDR的作用前面已经作了介绍，的作用前面已经作了介绍，此处不再赘述。此处不再赘述。 除了上述提到的寄存器外，除了上述提到的寄存器外，CPUCPU中还常设置一些程序不中还常设置一些程序不能直接访问、用于暂存操作数据或中间

16、结果的寄存器，能直接访问、用于暂存操作数据或中间结果的寄存器，称为称为暂存器暂存器。 5.1.2 CPU5.1.2 CPU的组成的组成2.2.控制器的构成方式控制器的构成方式 控制器的主要任务为根据不同的指令，控制器的主要任务为根据不同的指令，不同的状态条件，在不同的时间，产生不不同的状态条件，在不同的时间，产生不同的控制信号，控制计算机的各部件协调同的控制信号，控制计算机的各部件协调地进行工作。故地进行工作。故控制器的核心为微操作控控制器的核心为微操作控制信号发生器制信号发生器( (控制单元控制单元CU)CU)。 根据产生微操作控制信号的方式不同，控制器可以根据产生微操作控制信号的方式不同，

17、控制器可以分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型三种。合型三种。(1) (1) 组合逻辑型组合逻辑型这种控制器称为组合逻辑控制器，是用组合逻辑技这种控制器称为组合逻辑控制器，是用组合逻辑技术来实现的，其微操作信号发生器是由门电路组成的复术来实现的，其微操作信号发生器是由门电路组成的复杂树状网络构成的。这种方法是分立元件时代的产物，杂树状网络构成的。这种方法是分立元件时代的产物，以使用最少器件数和取得最高操作速度为设计目标。以使用最少器件数和取得最高操作速度为设计目标。(2) (2) 存储逻辑型存储逻辑型 这种控制器称为微程序控制器，

18、采用存储逻辑实现，这种控制器称为微程序控制器，采用存储逻辑实现，即将微操作信号代码化，使每条机器指令转化为一段微即将微操作信号代码化，使每条机器指令转化为一段微程序，存入控制存储器中，微操作控制信号由微指令产程序，存入控制存储器中，微操作控制信号由微指令产生。生。(3) (3) 组合逻辑和存储逻辑结合型组合逻辑和存储逻辑结合型这种控制器称为这种控制器称为PLAPLA控制器，吸收了前两种设计思控制器，吸收了前两种设计思想。想。 PLAPLA控制器实际上也是一种组合逻辑控制器，但与控制器实际上也是一种组合逻辑控制器，但与常规组合逻辑控制器不同的是，它是可编程的，某一微常规组合逻辑控制器不同的是，它

19、是可编程的，某一微操作控制信号由操作控制信号由PLAPLA的某一输出函数产生。的某一输出函数产生。微操作微操作控制信号控制信号发生器发生器指令译码器指令译码器指令寄存器指令寄存器操作码操作码时序时序信号信号状态反状态反馈信号馈信号译码输出译码输出图图5.25.2 微操作控制信号发生器示意图微操作控制信号发生器示意图微操作控制信号微操作控制信号注意：三种控制器只是微操作信号发生器的结构和原理不注意：三种控制器只是微操作信号发生器的结构和原理不同，但产生的微操作命令的功能是相同的，并且各个控制同，但产生的微操作命令的功能是相同的，并且各个控制条件都是由时序电路、操作码译码信号、被控部件的反馈条件都

20、是由时序电路、操作码译码信号、被控部件的反馈信息有机配合而成的。信息有机配合而成的。3.3.总线总线 (2) (2) 计算机中各部件的连接方式计算机中各部件的连接方式 在各部件之间用专门的通路连接在各部件之间用专门的通路连接 优点优点: :直观；直观； 缺点缺点: :结构复杂结构复杂, ,硬件设备量增大硬件设备量增大. . 在各部件之间设置总线来传送信息在各部件之间设置总线来传送信息 优点优点: :减少传送线数量减少传送线数量, ,使数据通路结构简化使数据通路结构简化, ,便于控制；便于控制； (1) (1) 总线定义总线定义: :一组能为多个部件分时共享的公共信息传送一组能为多个部件分时共享

21、的公共信息传送线路线路. .它分时接受各部件送来的信息它分时接受各部件送来的信息, ,并发送信息到有关部并发送信息到有关部件件. . 缺点缺点: :当多个部件争用总线时当多个部件争用总线时, ,需设置总线控制逻辑解需设置总线控制逻辑解决总线控制权的问题决总线控制权的问题. . (3)(3)总线分类总线分类 CPUCPU内部总线内部总线: :连接连接CPUCPU内的各寄存器与内的各寄存器与ALU,ALU,主要主要用于传送数据信息用于传送数据信息; ; 系统总线系统总线: :连接连接CPUCPU、主存与、主存与I/OI/O接口接口, ,通常包括数通常包括数据总线、地址总线、控制总线据总线、地址总线

22、、控制总线. .4.CPU4.CPU内部数据通路内部数据通路总线结构总线结构: :将所有寄存器的输入端和输出端都连接到将所有寄存器的输入端和输出端都连接到一条或多条公共的通路上一条或多条公共的通路上. .又分为单总线结构、双总线结又分为单总线结构、双总线结构构( (见见图图5.155.15) ) 、多总线结构、多总线结构. . (1) (1) 数据通路数据通路:CPU:CPU中寄存器及中寄存器及ALUALU之间的连接线路之间的连接线路. .通常通常有两种形式有两种形式, ,同同3(2),3(2),即即: :专用数据通路结构专用数据通路结构: :根据指令执行过程中的数据和根据指令执行过程中的数据

23、和地址的流动方向安排连接线路地址的流动方向安排连接线路, ,结构见结构见图图5.5. .5.2.15.2.1基本概念基本概念5.2 5.2 指令周期指令周期(1) (1) 指令周期：指令周期：取指令、分析指令到执行完该指令所需的取指令、分析指令到执行完该指令所需的时间时间。 由于各种指令的操作类型不同、寻址方式不同由于各种指令的操作类型不同、寻址方式不同, ,所所以它们的指令周期也不同。如访存指令与不访存指令、加以它们的指令周期也不同。如访存指令与不访存指令、加法指令与乘法指令的指令周期不同。法指令与乘法指令的指令周期不同。(2) (2) 机器周期机器周期: 亦称亦称CPUCPU周期，一般将一

24、个指令周期划分为周期，一般将一个指令周期划分为若干机器周期，每个机器周期完成一个基本操作，如取指若干机器周期，每个机器周期完成一个基本操作，如取指周期、取操作数周期、执行周期、中断周期等。一般情况周期、取操作数周期、执行周期、中断周期等。一般情况下，一条指令所需的最短时间为两个机器周期：取指周期下，一条指令所需的最短时间为两个机器周期：取指周期和执行周期。和执行周期。 时序系统是控制器的心脏，由它为指令的执行时序系统是控制器的心脏，由它为指令的执行提供各种定时信号。提供各种定时信号。(2) (2) 机器周期：每个机器周期设置一个周期状态触发器机器周期：每个机器周期设置一个周期状态触发器与之对应

25、，机器运行在不同的机器周期时，与其对应与之对应，机器运行在不同的机器周期时，与其对应的周期状态触发器被置为的周期状态触发器被置为“1”1”。可见，机器运行的。可见，机器运行的任何时刻只能处于一种周期状态，故有且仅有一个周任何时刻只能处于一种周期状态，故有且仅有一个周期状态触发器被置为期状态触发器被置为“1”1”。注意：由于注意：由于CPUCPU内部操作速度快，而内部操作速度快，而CPUCPU访存所花时访存所花时间较长，故许多计算机间较长，故许多计算机存取周期为基准时间来规定存取周期为基准时间来规定CPUCPU周期周期。(3)(3)时钟周期时钟周期( (节拍、节拍、T T周期周期) )：时钟信号

26、由机器主振电路：时钟信号由机器主振电路发出的脉冲信号经整形后产生发出的脉冲信号经整形后产生, ,时钟信号的频率即为时钟信号的频率即为机器主频机器主频, ,用时钟信号控制节拍发生器用时钟信号控制节拍发生器, ,即可产生节拍即可产生节拍, ,每个节拍的宽度正好对应一个时钟周期每个节拍的宽度正好对应一个时钟周期, ,在每个节拍在每个节拍内机器可完成一个或几个需同时执行的微操作。内机器可完成一个或几个需同时执行的微操作。 通常一个节拍内通常一个节拍内CPUCPU完成一个基本操作，如完成一个基本操作，如ALUALU完成完成一次正确运算、一次寄存器间的信息传送等。一次正确运算、一次寄存器间的信息传送等。(

27、4)(4)三者关系：一个指令周期包含若干个三者关系：一个指令周期包含若干个CPUCPU周期，周期，一个一个CPUCPU周期的功能由多个时钟周期来完成。周期的功能由多个时钟周期来完成。 T T周期周期CPUCPU周期周期( (取指令取指令) )CPUCPU周期周期( (执行指令执行指令) )指令周期指令周期 例例: :设某机主频为设某机主频为8MHZ,8MHZ,每个机器周期每个机器周期平均含平均含2 2个时钟周期个时钟周期: : (1)(1)每条指令平均有每条指令平均有2.52.5个机器周期个机器周期, ,试问试问该机的平均指令执行速度为多少该机的平均指令执行速度为多少MIPS?MIPS? 解解

28、: :根据主频为根据主频为8MHZ,8MHZ,得时钟周期为得时钟周期为1/8=0.125us,1/8=0.125us,机器周期为机器周期为0.125us0.125us2=0.25us.2=0.25us.指令周期为指令周期为0.250.252.5=0.625us.2.5=0.625us. 平均指令执行速度为平均指令执行速度为1/0.625=1.6MIPS1/0.625=1.6MIPS 例例: :设某机主频为设某机主频为8MHZ:8MHZ: (2)(2)若机器主频不变若机器主频不变, ,但每个机器周期平均含但每个机器周期平均含4 4个个时钟周期时钟周期, ,每条指令平均有每条指令平均有5 5个机器

29、周期个机器周期, ,该机的该机的平均指令执行速度又是多少平均指令执行速度又是多少MIPS?MIPS? (3)(3)由此由此, ,可以得出什么结论？可以得出什么结论？ 解解(2):(2):指令周期为指令周期为0.125us0.125us4 45=2.5us5=2.5us，故平，故平均指令执行速度为均指令执行速度为1/2.5=0.4MIPS.1/2.5=0.4MIPS. 解解(3):(3):可见可见, ,机器的速度并不完全取决于主频机器的速度并不完全取决于主频, ,还还与机器周期中所含的时钟周期数以及指令周期与机器周期中所含的时钟周期数以及指令周期中所含的中所含的 机器周期数有关机器周期数有关.

30、. 此外此外, ,机器的速度还和许多其他因素机器的速度还和许多其他因素, ,如主存如主存的速度、的速度、 机器是否有机器是否有CacheCache、总线的传输率、总线的传输率、硬盘的速度及机器是否采用流水技术等等。硬盘的速度及机器是否采用流水技术等等。5.2.2 5.2.2 指令执行的基本过程指令执行的基本过程 一条指令执行过程分为一条指令执行过程分为3 3个阶段个阶段: :取指、分析指令、执行指令。取指、分析指令、执行指令。(1) (1) 取指令取指令: :将现行指令从主存取出并送至将现行指令从主存取出并送至IRIR。PCPCMARMARIRIRMDRMDRABABDBDB CBCB主存主存

31、(1)(1)(1)(1)(1)(1)(2)(2)(3)(3)(3)(3)(4)(4)+1+1(5)(5) 将将PCPC内容送内容送MAR,MAR,并送地址总线并送地址总线; ; 由控制单元由控制单元 (CU)(CU)经经CBCB向存储器发读命令向存储器发读命令; ; 启动相应存储单元，将指令通过数据总线送往启动相应存储单元，将指令通过数据总线送往MDRMDR； 将将MDRMDR内容送内容送IR;IR; 将将PCPC内容递增内容递增, ,为取下一条指令做准备。为取下一条指令做准备。CUCU 注意注意: :取指阶段的操作对任何一条指令来说取指阶段的操作对任何一条指令来说, ,都是必须都是必须要执行

32、的操作要执行的操作, ,称为称为公操作公操作, ,完成取指阶段任务的时间完成取指阶段任务的时间, ,称称为为取指周期取指周期。 (2)(2)分析指令分析指令: :指令译码器指令译码器(ID- (ID- Instruction Decoder)Instruction Decoder)可以识可以识别和区分不同的指令类型及各种获取操作数的方法别和区分不同的指令类型及各种获取操作数的方法. .由于由于各条指令功能不同各条指令功能不同, ,寻址方式不同寻址方式不同, ,所以分析指令阶段的操所以分析指令阶段的操作各不相同。作各不相同。 (3)(3)执行指令执行指令: :执行指令规定的各种操作执行指令规定的

33、各种操作, ,形成稳定的运算结形成稳定的运算结果果, ,并存储起来。并存储起来。 可以看出可以看出, ,计算机的基本工作可以概括为计算机的基本工作可以概括为: :取指令取指令( (公公操作操作) )、分析指令、分析指令( (包括指令译码、计算操作数地址和取包括指令译码、计算操作数地址和取操作数等操作数等) ) 、执行指令、执行指令, ,然后再取下一条指令然后再取下一条指令,。如此。如此循环循环, ,直到程序执行完毕直到程序执行完毕, ,或外来干预为止。或外来干预为止。 250 000 CLA 250 000 CLA；累加器清；累加器清0 0，即，即0 0 ACAC021 030 030 ADD

34、 30021 030 030 ADD 30；(30)+(AC)(30)+(AC)ACAC022 021 031 STA 40022 021 031 STA 40；(AC) (AC) 4040023 000 000 NOP023 000 000 NOP；空操作；空操作 八进制地址八进制地址 八进制内容八进制内容024 140 021 JMP 21024 140 021 JMP 21；无条件跳转；无条件跳转 ， 即即2121PC030 000 006030 000 006031 000 040031 000 040 040 040 存和数单元存和数单元数据数据表表5.1 5.1 五条典型指令组成的

35、程序五条典型指令组成的程序5.2.3-5.2.6(P.158-164)5.2.3-5.2.6(P.158-164)五条典型指令的执行过程五条典型指令的执行过程图例。图例。首先了解五条指令的具体内容，详见首先了解五条指令的具体内容，详见P.158P.158表表5.15.1CPUCPU内部结构见下图所示内部结构见下图所示. .0 0助记符助记符ALUALUACACPCPC地地址址总总线线 ABUSABUS数数据据总总线线DBUSDBUSDRDRIRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令指令寄存器寄存器ARAR微操作控制信号微操作控制信号算术逻辑

36、单元算术逻辑单元累加器累加器 程序程序计数器计数器地址地址寄存器寄存器数据数据缓冲缓冲寄存器寄存器CPUCPU存储器存储器输入输入/输出输出PSWRPSWR状态条件状态条件寄存器寄存器图图5.35.3采用专用采用专用数据通路结构数据通路结构的的CPUCPU模型模型返回返回取指令取指令PC+1PC+1对指令译码对指令译码开始开始执行指令执行指令取下条指令取下条指令PC+1PC+1取指令周期取指令周期(FETCH) (FETCH) 执行周期执行周期(EXE)(EXE)一个一个CPUCPU周期周期CLACLA指令周期指令周期5.2.3 CLA5.2.3 CLA指令的指令周期指令的指令周期非访内指令非

37、访内指令功能：累加器清零，即功能：累加器清零，即0AC0AC一个一个CPUCPU周期周期ALUALUACAC000 020PCPC000 020地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数+1+1地地址址总总线线 ABUSABUSCLACLA数数据据总总线线DBUSDBUSMDRMDRCLACLAIRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器MAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加

38、器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.5 5.5 取出取出CLACLA指令指令ALUALU000 000000 000000 021PCPC000 020地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUSABUSCLACLA数数据据总总线线DBUSDBUSMDRMDRCLACLAIRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器M

39、ARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU C（清（清ACAC）图图5.6 CLA5.6 CLA指令指令 执行阶段执行阶段5.2.4 ADD5.2.4 ADD指令的指令周期指令的指令周期需要访问内存去取数需要访问内存去取数并要执行加法指令并要执行加法指令 ADD 30ADD 30的功能：的功能：（ACAC）+ +（3030）ACAC取指令取指令PC+1PC+1指令译码指令译码送送操作数操作数地址地址取出取出操作数操作数执行加执行加法操作法操作开始开始取下条取下条指令指令P

40、C+1PC+1取指令周期取指令周期 执行周期执行周期1 1 执行周期执行周期2 2 FETCH EXE1 EXE2 FETCH EXE1 EXE2一个一个CPUCPU周期周期 一个一个CPUCPU周期周期 一个一个CPUCPU周期周期ADDADD指令周期指令周期ALUALU000 000000 000000 021PCPC000 021地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUSABUSADD 30ADD 30数数据据总总线线DBUSDBUSMDR

41、MDRADDADD 3030IRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU+1+1图图5.7 5.7 取出取出ADDADD指令指令( (取指令周取指令周期期) )ALUALU000 000000 000000 022PCPC000 030地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 00

42、0 0063140 40 存和数存和数地地址址总总线线 ABUSABUSADD 30ADD 30数数据据总总线线DBUSDBUSMDRMDRADDADD 3030IRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.8 5.8 送（送（ADDADD指令指令的）操作数地址的）操作数地址( (执行周期一执行周期一) ) ALUALU000 00000 006 6000

43、 022PCPC000 030地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUSABUS000 006000 006数数据据总总线线DBUSDBUSMDRMDRADDADD 3030IRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUC

44、PU图图5.9 5.9 取操作数并取操作数并 执行加法操作执行加法操作 ( (执行周期二执行周期二) ) 取指令取指令PC+1开始开始指令指令译码译码送操作数送操作数地址地址送操作数送操作数执行写执行写内存操作内存操作取下条取下条指令指令PC+1一个一个CPU周期周期 一个一个CPU周期周期 一个一个CPU周期周期取指令周期取指令周期 执行周期执行周期1 1 执行周期执行周期2 2 FETCH EXE1 EXE2 FETCH EXE1 EXE2STASTA指令周期指令周期5.2.5 STA5.2.5 STA指令的指令周期指令的指令周期访问内存的访问内存的存数指令存数指令 STA 40STA 4

45、0的功能：的功能：(AC) 40(AC) 40ALUALU000 006000 006000000 022PCPC000 022000 022地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUSABUSSTA 40STA 40数数据据总总线线DBUSDBUSMDRMDRSTASTA4040IRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻

46、辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU+1+1图图5.10 5.10 取出取出STASTA指令指令( (取指周期取指周期) )ALUALU000 006000 006000 023000 023PCPC000 040000 040地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和数存和数地地址址总总线线 ABUSABUSSTA 40STA 40数数据据总总线线DBUSDBUSMDRMDRSTASTA4040IRIR指

47、令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.10 STA5.10 STA指令送操作数地址指令送操作数地址( (执行周期一执行周期一) )ALUALU000 006000 006000 023000 023PCPC000 040000 040地址地址 指令或数据内容指令或数据内容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 0

48、00 0063140 000 00640 000 006地地址址总总线线 ABUSABUS000 006000 006数数据据总总线线DBUSDBUSMDRMDRSTASTA4040IRIR指令指令译码器译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈指令寄存器指令寄存器MARMAR微操作控制信号微操作控制信号算术逻辑单元算术逻辑单元累加器累加器程序计数器程序计数器地址寄存器地址寄存器数据缓冲数据缓冲寄存器寄存器存存储储器器CPUCPU图图5.11 5.11 存储和数存储和数( (执行周期二执行周期二) )取指令取指令PC+1开始开始指令译码指令译码送转移送转移地址地址取下条取下条指令地址指令地址PC+1一个一个CPUCPU周期周期 一个一个CPUCPU周期周期5.2.6 NOP5.2.6 NOP指令和指令