杨志忠数电(第3版)4-组合逻辑电路

1、第第 4 章章 组合逻辑电路组合逻辑电路第第 4 章组合逻辑电路章组合逻辑电路 概述概述组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险数值比较器数值比较器数据选择器数据选择器译码器和数据分配器译码器和数据分配器编码器编码器组合逻辑电路的分析和设计组合逻辑电路的分析和设计本章小结本章小结加法器加法器第第 4 章章 组合逻辑电路组合逻辑电路主要要求：主要要求： 掌握掌握组合逻辑电路和时序逻辑电路的概念。组合逻辑电路和时序逻辑电路的概念。 掌握组合逻辑电路的特点，了解其描述方掌握组合逻辑电路的特点，了解其描述方法。法。 4.1概述概述第第 4 章章 组合逻辑电路组合逻辑电路指任一时刻的输出只取决于

2、指任一时刻的输出只取决于同一时刻输入状态的组合，而与同一时刻输入状态的组合，而与电路原有的状态无关的电路。电路原有的状态无关的电路。 数字电路根据逻辑功能特点的不同分为数字电路根据逻辑功能特点的不同分为 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 指任一时刻的输出不仅取决于指任一时刻的输出不仅取决于同一时刻输入信号的组合，而且与同一时刻输入信号的组合，而且与电路原有的状态有关的电路。电路原有的状态有关的电路。 一、组合逻辑电路的概念一、组合逻辑电路的概念 第第 4 章章 组合逻辑电路组合逻辑电路组合逻辑电路的逻辑功能特点：组合逻辑电路的逻辑功能特点： 没有存储和记忆功能。没有存储和记忆

3、功能。 组合电路的组成特点：组合电路的组成特点： 由门电路构成，不含记忆单元，只存在从输由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。入到输出的通路，没有反馈回路。 组合电路的描述方法主要有逻辑表达式、组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。真值表、卡诺图和逻辑图等。 二、组合逻辑电路的特点与描述方法二、组合逻辑电路的特点与描述方法 第第 4 章章 组合逻辑电路组合逻辑电路主要要求：主要要求：掌握组合逻辑电路掌握组合逻辑电路分析分析方法方法与设计方法。与设计方法。4.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计第第 4 章章 组合逻辑电路组合

4、逻辑电路4.2.1 组合逻辑电路的分析组合逻辑电路的分析分析思路：分析思路：基本步骤：基本步骤：根据给定逻辑电路，找出输出、输入间的逻辑关根据给定逻辑电路，找出输出、输入间的逻辑关系，从而确定电路的逻辑功能。系，从而确定电路的逻辑功能。 根据给定逻辑图根据给定逻辑图写出输出逻辑式写出输出逻辑式，并进行必要的，并进行必要的化简。化简。列真值表列真值表分析逻辑功能分析逻辑功能第第 4 章章 组合逻辑电路组合逻辑电路输输 出出1 11 10 00 01 11 10 00 0YBA输输 入入0 00 01 11 11 1 0 00 0 1 11 11 112YAY 例例 分析下图所示逻辑分析下图所示逻

5、辑 电路的功能。电路的功能。解：解： ( (1) )写出输出逻辑函数式写出输出逻辑函数式BABA ABBABA ABB ( (3) )分析逻辑功能分析逻辑功能( (2) )列逻辑函数真值表列逻辑函数真值表通过分析真值表可知：当通过分析真值表可知：当A、B输入的状态不同时，输入的状态不同时，输出输出Y= 1 1；当；当A、B输入的状态相同时，输出输入的状态相同时，输出Y= 0 0；因此，；因此，图示电路具有图示电路具有异或异或功能，为功能，为异或异或门。门。Y3ABYY1Y2Y2ABY 1YY1Y313YBY ABA 32YYY BA 第第 4 章章 组合逻辑电路组合逻辑电路ABCYY1DY2

6、例例 分析下图所示电路的逻辑功能。分析下图所示电路的逻辑功能。解：解： ( (1) )写出输出逻辑函数式写出输出逻辑函数式YY1( (3) )分析逻辑功能分析逻辑功能通过分析真值表可知：在通过分析真值表可知：在A、B、C、D 4个个输入信号中，输入输入信号中，输入1 1的的个数为偶数时，输出为个数为偶数时，输出为 1 1，否则输出为否则输出为 0 0。因此，电路为四位偶校验器。因此，电路为四位偶校验器。Y2Y1=A B + AB = A BY2=C D + CD = C DY =Y1 Y2 = A B C D( (2) )列逻辑函数真值表列逻辑函数真值表1 11 11 11 11 11 11

7、10 00 01 10 01 11 11 10 00 01 11 10 01 11 11 11 11 10 00 01 11 10 01 10 01 11 10 01 11 10 00 00 01 10 01 11 10 00 01 10 00 01 10 01 10 00 00 00 01 10 01 10 01 11 11 10 01 10 00 00 01 11 10 01 10 00 01 10 01 10 00 01 10 00 00 01 10 01 11 11 11 11 10 00 00 00 01 10 01 10 00 00 00 01 11 10 00 00 01 11

8、11 10 00 00 00 0YY2Y1 DCBA1 11 11 11 11 11 11 11 11 11 10 00 01 11 11 10 00 00 01 10 01 11 10 00 01 10 00 01 11 10 00 00 01 11 10 01 10 00 01 10 01 10 01 11 11 11 11 10 00 01 11 11 10 00 00 00 0第第 4 章章 组合逻辑电路组合逻辑电路由由 Si 表达式可表达式可知，当输入有奇数知，当输入有奇数个个 1 1 时，时，Si = 1 1，否，否则则 Si = 0 0。 例例 分析下图所示逻辑电路的逻辑功能。分

9、析下图所示逻辑电路的逻辑功能。解：解：( (2) )列真值表列真值表( (1) )写出输出逻辑函数式写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC 1)(iiiiiiiiBACBACBA 11AiBi Ci-10 01 10000 0101 1111 1010 1 1 1 1 1 1 1 11 11 11 11 10 00 00 00 0由由 Ci-1 表达表达式可画出其式可画出其卡诺图为卡诺图为1 11 11 10 01 10 00 00 0 列出列出真值表真值表1 iiiiCBAS1 11 11 10 01 11 11 10 01 10 00 01 11 11 10 0

10、0 01 10 01 10 00 00 00 00 0CiSiCi-1BiAi输输 出出输输 入入第第 4 章章 组合逻辑电路组合逻辑电路 例例 分析下图电路的逻辑功能。分析下图电路的逻辑功能。解：解：( (2) )列真值表列真值表( (1) )写出输出逻辑函数式写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC 1)(iiiiiiiiBACBACBA 111 iiiiCBAS( (3) )分析逻辑功能分析逻辑功能将两个一位二进制数将两个一位二进制数 Ai 、Bi 与低位来的进与低位来的进位位 Ci- -1 相加，相加，Si 为本位和，为本位和，Ci 为向高位产生的为向高位产生

11、的进位。实现这种功能的电路称为全加器。进位。实现这种功能的电路称为全加器。1 11 11 11 10 00 00 00 01 11 11 10 01 10 00 00 01 11 11 10 01 11 11 10 01 10 00 01 11 11 10 00 01 10 01 10 00 00 00 00 0CiSiCi-1BiAi输输 出出输输 入入第第 4 章章 组合逻辑电路组合逻辑电路4.2.2 组合逻辑电路的设计组合逻辑电路的设计 设计思路：设计思路：基本步骤：基本步骤： 分析给定逻辑要求，设计出能实现该功能分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。的组合逻辑电路。 分析

12、设计要求并分析设计要求并列出真值表列出真值表求最简输出求最简输出逻辑式逻辑式画逻辑图。画逻辑图。 首先分析给定问题，弄首先分析给定问题，弄清楚输入变量和输出变量是清楚输入变量和输出变量是哪些，并规定它们的符号与哪些，并规定它们的符号与逻辑取值逻辑取值( (即规定它们何时即规定它们何时取值取值 0 0，何时取值，何时取值1 1) ) 。然后。然后分析输出变量和输入变量间分析输出变量和输入变量间的逻辑关系，列出真值表。的逻辑关系，列出真值表。根据真值表用代数根据真值表用代数法或卡诺图法求最简法或卡诺图法求最简与与- -或或式，然后根据题中对式，然后根据题中对门电路类型的要求，将门电路类型的要求，将

13、最简最简与与- -或或式变换为要求式变换为要求门类型对应的最简式。门类型对应的最简式。 一、基本设计步骤一、基本设计步骤 第第 4 章章 组合逻辑电路组合逻辑电路设设 三个阀门为三个阀门为 A、B、C ，其，其开通时取值为开通时取值为 1 1，关闭时取值为，关闭时取值为 0 0；输出为输出为 Y ，发出正常工作信号时为，发出正常工作信号时为 1 1 ，否则为，否则为 0 0 。由此得真值表如右。由此得真值表如右。 例例 在三个阀门中在三个阀门中, ,有两个或三个阀门开通时，才能输出正有两个或三个阀门开通时，才能输出正常工作信号；否则输出信号不正常，试设计一个能输出正常常工作信号；否则输出信号不

14、正常，试设计一个能输出正常信号的逻辑电路信号的逻辑电路。解：解：( (1) )分析设计要求，列出真值表分析设计要求，列出真值表 二、设计举例二、设计举例 1. 单输出组合逻辑电路的设计单输出组合逻辑电路的设计 1 11 11 11 11 11 10 00 01 10 01 10 00 00 00 00 0YCBA输出输出输输 入入1 10 00 00 01 11 10 00 010 00 01 11 11 11 11 10 0第第 4 章章 组合逻辑电路组合逻辑电路( (3) )根据输出逻辑式画逻辑图根据输出逻辑式画逻辑图YABC( (2) )化简输出函数化简输出函数，Y= AB + BC +

15、ACABC0 01 10000 0101 1111 1 10 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0并求最简并求最简与非与非式式=AB + BC + AC=AB BC AC方案一：方案一： 用用与与门和门和或或门实现门实现第第 4 章章 组合逻辑电路组合逻辑电路( (3) )根据输出逻辑式画逻辑图根据输出逻辑式画逻辑图YABC( (2) )化简输出函数化简输出函数，Y= AB + BC +ACABC0 01 10000 0101 1111 1 10 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0并求最简并求最简与非与非式式=AB + BC + AC=AB

16、 BC AC方案二：方案二： 用用与非与非门实现门实现第第 4 章章 组合逻辑电路组合逻辑电路( (3) )根据输出逻辑式画逻辑图根据输出逻辑式画逻辑图YABC( (2) )采用圈采用圈 0 0 的方法求得的方法求得与与- -或或- -非非式和式和或非或非- -或非或非式式ABC0 01 10000 0101 1111 1 10 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0方案三：方案三： 用用与或非与或非门实现门实现CACBBAY CACBBACACBBAY 第第 4 章章 组合逻辑电路组合逻辑电路( (3) )根据输出逻辑式画逻辑图根据输出逻辑式画逻辑图YABC( (2)

17、 )采用圈采用圈 0 0 的方法求得的方法求得与与- -或或- -非非式和式和或非或非- -或非或非式式ABC0 01 10000 0101 1111 1 10 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0方案四：方案四： 用用或非或非门实现门实现CACBBAY CACBBACACBBAY 第第 4 章章 组合逻辑电路组合逻辑电路解：解： 例例 试设计一个将试设计一个将 8421BCD 码变换成余码变换成余 3 BCD码的码的代码转换电路。代码转换电路。( (1) )分析设计要求，列真值表。分析设计要求，列真值表。 2. 多输出组合逻辑电路的设计多输出组合逻辑电路的设计输输

18、入入输输 出出1 11 11 11 10 01 11 11 11 10 01 11 10 00 01 11 11 11 10 01 10 01 10 01 10 01 11 11 10 00 01 11 10 01 10 00 00 01 11 10 01 11 11 11 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 10 00 00 01 10 01 11 10 01 11 10 00 00 01 10 00 01 10 00 00 01 10 01 10 00 00 01 10 00 00 00 00 00 0Y2Y3 A0A1A2

19、A3Y0Y1 0 01 10 01 10 01 10 01 10 01 1 由题意可知该电路有由题意可知该电路有 4 个输入端和个输入端和 4 个输出端。输个输出端。输入为入为8421BCD码，用码，用A3、A2、A1、A0 表示，表示，10101111 六六种组合不会出现，作任意项种组合不会出现，作任意项处理，这对获得最简输出逻处理，这对获得最简输出逻辑函数是有利的。输出为余辑函数是有利的。输出为余3BCD码，用码，用Y3、Y2、Y1、Y0表示。由此可列出真值表。表示。由此可列出真值表。第第 4 章章 组合逻辑电路组合逻辑电路A3A2A1A0000001011111101000 01 11

20、1000 01 11 10m15 m9 m7 m6 m5 m4 m2 m0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0解：解：( (2) ) 根据真值表填卡诺图，求根据真值表填卡诺图，求出最简输出函数。出最简输出函数。00AY 例例 试设计一个将试设计一个将 8421BCD 码变换成余码变换成余 3 BCD码的码的代码转换电路。代码转换电路。( (1) )分析设计要求，列真值表。分析设计要求，列真值表。 2. 多输出组合逻辑电路的设计多输出组合逻辑电路的设计输输 入入输输 出出1 11 11 11 10 01 11 11 11 10 01 11 10 00

21、01 11 11 11 10 01 10 01 10 01 10 01 11 11 10 00 01 11 10 01 10 00 00 01 11 10 01 11 11 11 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 10 00 00 01 10 01 11 10 01 11 10 00 00 01 10 00 01 10 00 00 01 10 01 10 00 00 01 10 00 00 00 00 00 0Y2Y3 A0A1A2A3Y0Y1 0 01 10 01 10 01 10 01 10 01 1第第 4 章章 组合逻

22、辑电路组合逻辑电路A3A2A1A0000001011111101000 01 11 1000 01 11 10m15 m9 m7 m6 m5 m4 m2 m0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1解：解：( (2) ) 根据真值表填卡诺图，求根据真值表填卡诺图，求出最简输出函数。出最简输出函数。 例例 试设计一个将试设计一个将 8421BCD 码变换成余码变换成余 3 BCD码的码的代码转换电路。代码转换电路。( (1) )分析设计要求，列真值表。分析设计要求，列真值表。 2. 多输出组合逻辑电路的设计多输出组合逻辑电路的设计 01011AAAAYA1

23、 A0输输 入入输输 出出1 11 11 11 10 01 11 11 11 10 01 11 10 00 01 11 11 11 10 01 10 01 10 01 10 01 11 11 10 00 01 11 10 01 10 00 00 01 11 10 01 11 11 11 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 10 00 00 01 10 01 11 10 01 11 10 00 00 01 10 00 01 10 00 00 01 10 01 10 00 00 01 10 00 00 00 00 00 0Y2Y3

24、A0A1A2A3Y0Y1 0 01 10 01 10 01 10 01 10 01 1第第 4 章章 组合逻辑电路组合逻辑电路A3A2A1A0000001011111101000 01 11 1000 01 11 10m15 m9 m7 m6 m5 m4 m2 m0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1解：解：( (2) ) 根据真值表填卡诺图，求根据真值表填卡诺图，求出最简输出函数。出最简输出函数。012120201212022AAAAAAAAAAAAAAY 例例 试设计一个将试设计一个将 8421BCD 码变换成余码变换成余 3 BCD码的码的代码

25、转换电路。代码转换电路。( (1) )分析设计要求，列真值表。分析设计要求，列真值表。 2. 多输出组合逻辑电路的设计多输出组合逻辑电路的设计输输 入入输输 出出1 11 11 11 10 01 11 11 11 10 01 11 10 00 01 11 11 11 10 01 10 01 10 01 10 01 11 11 10 00 01 11 10 01 10 00 00 01 11 10 01 11 11 11 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 10 00 00 01 10 01 11 10 01 11 10 00 0

26、0 01 10 00 01 10 00 00 01 10 01 10 00 00 01 10 00 00 00 00 00 0Y2Y3 A0A1A2A3Y0Y1 0 01 10 01 10 01 10 01 10 01 1第第 4 章章 组合逻辑电路组合逻辑电路A3A2A1A0000001011111101000 01 11 1000 01 11 10m15 m9 m7 m6 m5 m4 m2 m0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0解：解：( (2) ) 根据真值表填卡诺图，求根据真值表填卡诺图，求出最简输出函数。出最简输出函数。021230212

27、33AAAAAAAAAAY 例例 试设计一个将试设计一个将 8421BCD 码变换成余码变换成余 3 BCD码的码的代码转换电路。代码转换电路。( (1) )分析设计要求，列真值表。分析设计要求，列真值表。 2. 多输出组合逻辑电路的设计多输出组合逻辑电路的设计输输 入入输输 出出1 11 11 11 10 01 11 11 11 10 01 11 10 00 01 11 11 11 10 01 10 01 10 01 10 01 11 11 10 00 01 11 10 01 10 00 00 01 11 10 01 11 11 11 10 00 00 01 10 01 11 10 00 0

28、0 01 11 10 01 10 01 11 10 00 00 01 10 01 11 10 01 11 10 00 00 01 10 00 01 10 00 00 01 10 01 10 00 00 01 10 00 00 00 00 00 0Y2Y3 A0A1A2A3Y0Y1 0 01 10 01 10 01 10 01 10 01 1第第 4 章章 组合逻辑电路组合逻辑电路解：解：( (2) )根据真值表填卡诺图，求根据真值表填卡诺图，求出最简输出函数。出最简输出函数。 例例 试设计一个将试设计一个将 8421BCD 码变换成余码变换成余 3 BCD码的码的代码转换电路。代码转换电路。(

29、 (1) )分析设计要求，列真值表。分析设计要求，列真值表。 2. 多输出组合逻辑电路的设计多输出组合逻辑电路的设计( (3) )画逻辑图。画逻辑图。第第 4 章章 组合逻辑电路组合逻辑电路主要要求：主要要求： 掌握掌握加法器的逻辑功能及应用。加法器的逻辑功能及应用。4.3 加法器加法器第第 4 章章 组合逻辑电路组合逻辑电路Half Adder，简称，简称 HA。它只将两个。它只将两个 1 位位二进制数相加，而不考虑低位来的进位。二进制数相加，而不考虑低位来的进位。1 10 01 11 10 01 10 01 10 01 11 10 00 00 00 00 0CSBA输输 出出输输 入入AB

30、SCCO ABCBABABAS4.3.1 半加器和全加器半加器和全加器 一、半加器一、半加器 第第 4 章章 组合逻辑电路组合逻辑电路1 11 11 11 11 11 10 0BA输输 入入CS输输 出出0 00 0解：解：( (2) ) 求最简输出函数式求最简输出函数式C = A B( (3) ) 画逻辑图画逻辑图BAS 0 01 10 01 10 01 11 10 00 00 0 例例 试用门电路设计半加器试用门电路设计半加器电路。电路。将两个将两个 1 位二进制数相位二进制数相加，而不考虑低位进位的运加，而不考虑低位进位的运算电路，称为半加器。算电路，称为半加器。SCAB( (1) )分

31、析设计要求，分析设计要求， 列真值表。列真值表。BA输输 入入CS输输 出出相加的相加的两个数两个数本位和本位和向高位向高位的进位的进位第第 4 章章 组合逻辑电路组合逻辑电路Full Adder，简称，简称FA。能将本位的两个。能将本位的两个二进制数和邻低位来的进位数进行相加。二进制数和邻低位来的进位数进行相加。1 11 11 11 11 11 10 00 01 11 110 01 10 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 00 01 11 10 000 00 00 00 00 0CiSiCi-1BiAi输输 出出输入输入AiBiS

32、iCiCOCICi-11 iiiiCBASiiiiiiBACBAC 1)(设在第设在第 i 位两个二进制数相加。位两个二进制数相加。 二、全加器二、全加器 第第 4 章章 组合逻辑电路组合逻辑电路解：解： 例例 试用门电路设计一个试用门电路设计一个1位全加器电路。位全加器电路。将两个将两个多多位二进制数相加时，位二进制数相加时，除考虑本位两个二进制数相加外，除考虑本位两个二进制数相加外，还应考虑相邻低位来的进位数相还应考虑相邻低位来的进位数相加的运算电路，称为全加器。加的运算电路，称为全加器。( (1) )分析设计要求，分析设计要求， 列真值表。列真值表。1 11 11 11 11 11 10

33、 00 01 11 110 01 10 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 00 01 11 10 000 00 00 00 00 0CiSiCi-1BiAi输输 出出输入输入( (2) ) 求最简输出函数式求最简输出函数式11111 iiiiiiiiiiiiiiiCBACBACBACBACBASi)(11111iiiiiiiiiiiiiiiiiBACBACBACBACBACBACi 0 01 11 11 11 10 01 11 11 11 10 01 1第第 4 章章 组合逻辑电路组合逻辑电路解：解：( (2) ) 求最简输出函数式

34、求最简输出函数式( (3) ) 画逻辑图画逻辑图 例例 试用门电路设计一个试用门电路设计一个1位全加器电路。位全加器电路。( (1) )分析设计要求，分析设计要求， 列真值表。列真值表。SiCiAiBiCi-1第第 4 章章 组合逻辑电路组合逻辑电路实现多位二进制数加法运算的电路实现多位二进制数加法运算的电路其低位进位输出端依次连至相邻高其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。

35、为串行进位。运算速度较慢。其进位数直接由加数、被加数其进位数直接由加数、被加数和最低位进位数形成。各位运算并和最低位进位数形成。各位运算并行进行。运算速度快。行进行。运算速度快。串行进位加法器串行进位加法器超前进位加法器超前进位加法器4.3.2 加法器加法器第第 4 章章 组合逻辑电路组合逻辑电路串行进位加法器举例串行进位加法器举例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加数加数 A 输入输入A3A2A1A0B3B2B1B0B3B2B1B0加数加数 B 输入输入低位的进位输出低位的进位输出 CO 依次加到相邻高位依次加到相邻高位的进位输入端的进位

36、输入端 CI 。相加结果读数为相加结果读数为 C3S3S2S1S0和数和数进位数进位数第第 4 章章 组合逻辑电路组合逻辑电路超前进位加法器举例：超前进位加法器举例：CT74LS283A3A2A1A0B3B2B1B0CI COS3S2S1S0C3CT74LS283逻辑符号逻辑符号相加结果读数相加结果读数为为 C3S3S2S1S0 4 位二进制加位二进制加数数 B 输入端输入端 4 位二进制加位二进制加数数 A 输入端输入端低位片进位输入端低位片进位输入端本位和输出端本位和输出端向高位片的向高位片的进位输出进位输出第第 4 章章 组合逻辑电路组合逻辑电路例例 试用试用 4 位加法器位加法器 CT

37、74LS283 设计一个设计一个 8421BCD 码转换为余码转换为余 3 BCD 码输出的电路。码输出的电路。 由于余由于余 3BCD 码为码为 8421BCD 码加码加00110011，如取输，如取输入入 A3A2A1A0 为为8421BCD码，码，B3B2B1B0=00110011，进位输入，进位输入 CI=0 0，输出，输出 S3S2S1S0为余为余 3BCD 码时，则余码时，则余 3BCD 码码为为 S3S2S1S0 = 8421BCD + 00110011解：解：余余 3 码码1 1A0A1A2A3B0B1B2B3CICO4S0S1S2S3C38421BCD码转换为余码转换为余3码

38、的电路码的电路8421BCD码码第第 4 章章 组合逻辑电路组合逻辑电路例例 试分析如图所示电路的逻辑功能。试分析如图所示电路的逻辑功能。 设输入二进制数设输入二进制数A= A3A2A1A0 、B=B3B2B1B0 ，输，输出和数出和数 S=S3S2S1S0。解：解： 当进位输入当进位输入 M=0 时，时，异异或或门输出和输入相同，为门输出和输入相同，为B，输出输出 S =A+B +0=A+B，电路，电路进行加法运算，这时进行加法运算，这时C为进位为进位输出；输出； 当进位输入当进位输入 M=1 时，时，异异或或门输出和输入反相，为门输出和输入反相，为B (=B3 B2 B1 B0 ) ，输出

39、，输出 S =A+B +1=A+B补补=A-B ，电路进行，电路进行减法运算，这时减法运算，这时C为借位输出。为借位输出。第第 4 章章 组合逻辑电路组合逻辑电路 如图所示为两片如图所示为两片 CT74LS283 构成的构成的 8 位二进制加法器。低位位二进制加法器。低位片片 CTLS283(1) 没有进位输入信号，没有进位输入信号，CI 端接地，其进位输出端端接地，其进位输出端CO和高位片和高位片 CTLS283(2) 的进位输入端的进位输入端 CI 直接相连就可以了。直接相连就可以了。第第 4 章章 组合逻辑电路组合逻辑电路主要要求：主要要求： 理解编码的概念。理解编码的概念。 掌握掌握常

40、用编码器的类型、逻辑功能和使用方法。常用编码器的类型、逻辑功能和使用方法。4.4编码器编码器 第第 4 章章 组合逻辑电路组合逻辑电路编码编码 将具有特定意义的信息编将具有特定意义的信息编成相应二进制代码的过程。成相应二进制代码的过程。 实现编码功能的电路实现编码功能的电路 编码器编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 优先编码器优先编码器 编码器编码器( (即即Encoder) ) 被编被编信号信号 二进制二进制代码代码 编编码码器器 编码器的概念与类型编码器的概念与类型 第第 4 章章 组合逻辑电路组合逻辑电路4.4.1 二进制编码器二进制编码器解：解： (

41、(1) ) 分析设计要求，列出功能表。分析设计要求，列出功能表。 例例 设计一个能将设计一个能将 I0、I1、I7 8 个输入信号编成二个输入信号编成二进制代码输出的编码器。用进制代码输出的编码器。用与非与非门和门和非非门实现。门实现。 由题意可知，该编由题意可知，该编码器有码器有 8 个输入信号，个输入信号，分别是分别是I0、I1、I7 ，有编码请求时，输入信有编码请求时，输入信号用号用 1 1 表示，没有时为表示，没有时为0 0。根据根据2nN = 8 可求得输可求得输出出 n =3，为，为 3 位二进制位二进制代码，分别用代码，分别用Y0、Y1、Y2表示。表示。将将N= 2n 个输入信号

42、转换成个输入信号转换成 n 位二进制代码的逻辑电路。位二进制代码的逻辑电路。 1 11 11 11 10 00 00 00 00 00 00 00 01 11 10 01 10 00 00 00 00 00 01 10 01 10 00 01 10 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 10 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 0

43、1 1Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入第第 4 章章 组合逻辑电路组合逻辑电路( (2) ) 根据功能表写出输出逻辑函数表达式根据功能表写出输出逻辑函数表达式Y2=I4 + I5 + I6 + I7Y0=I1 + I3 + I5 + I7Y1=I2 + I3 + I6 + I7Y2=I4I5I6I7Y0=I1I3I5I7Y1=I2I3I6I7与非与非表达式表达式( (3) ) 画逻辑图画逻辑图I1I2I3I4I5I6I7Y0Y1Y23 位二进制位二进制编码器编码器I0省略不画省略不画 8 个需要编码个需要编码的输入信号的输入信号输出输出 3 位二位二进制码进制码

44、第第 4 章章 组合逻辑电路组合逻辑电路4.4.2 二十进制编码器二十进制编码器解：解： 分析设计要求，分析设计要求， 列出功能表。列出功能表。 例例 设计一个二设计一个二 十进制编码器，它十进制编码器，它能将能将 I0、I1、 I9 10 个输入信号编成个输入信号编成 8421BCD 码输出。用码输出。用与非与非门和门和非非门实现。门实现。 由题意可知，该编由题意可知，该编码器有码器有 I0、I1、I9 10 个输入信号，个输入信号，有编码有编码请求时，输入信号为请求时，输入信号为 1 1，没有时为没有时为0。根据。根据2nN = 10 可求得输出可求得输出 n =4，故，故有有 4 个输出

45、端，分别用个输出端，分别用Y0、Y1、Y2 、Y3表示。表示。用用4 位二进制代码对位二进制代码对 0 9 一位十进制数码进行一位十进制数码进行编码的电路。编码的电路。1 10 00 01 11 10 00 00 00 00 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00 00 00 01 11 11 10 00 00 01 10 00 00 00 00 00 00 00 01 11 10 00 00 00 01 10 00 00 00 00 00 01 10 01 10 00 00 00 00 01 10 00 00 00 00 00 00 0

46、1 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 1Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输出输入输入第第 4 章章 组合逻辑电路组合逻辑电路I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310 线线 4 线编码器线编

47、码器( (2) ) 根据功能表写出输出逻辑函数表达式根据功能表写出输出逻辑函数表达式( (3) ) 画逻辑图画逻辑图Y2=I4 + I5 + I6 + I7Y0=I1 + I3 + I5 +I7+ I9Y1=I2 + I3 + I6 + I7Y3=I8 + I9I0省略不画省略不画输出输出 4 位位二进制代码二进制代码与非与非表达式表达式Y2=I4I5I6I7Y0=I1I3I5I7I9Y1=I2I3I6I7Y3=I8I9第第 4 章章 组合逻辑电路组合逻辑电路4.4.3 优先编码器优先编码器 (即即 Priority Encoder) 允许同时输入多个编码信号，并只对其中允许同时输入多个编码信

48、号，并只对其中优先级别最高的信号进行编码输出的电路。优先级别最高的信号进行编码输出的电路。 普通编码器普通编码器在任何时刻只允在任何时刻只允许一个输入信号许一个输入信号请求编码，否则请求编码，否则输出发生混乱。输出发生混乱。1 11 11 11 10 00 00 00 00 00 00 00 01 11 10 01 10 00 00 00 00 00 01 10 01 10 00 01 10 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 10 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 00

49、01 10 00 01 10 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 1Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入第第 4 章章 组合逻辑电路组合逻辑电路8 线线 3 线优先编码器线优先编码器 CC74HC1481 10 01 11 11 11 11 11 11 11 11 11 10 01 10 00 01 11 11 11 11 11 11 11 10 01 10 01 10 01 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 10 01 10

50、01 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 10 01 10 00 01 10 01 11 10 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1YSYEXY0Y1Y2I7I6I5I4I3I2I1I0输出输出输入输入0 00 00 00 00 00 00 00 00 01 1STCC74HC148I0I7I6I5I4I3I2I1YEXYSY2Y0STY1编码信号编码信号输入端输入端反码反码输出端输出端扩展输出端扩展输出端输出输出选通端选通端使能使能输入端输入端第第

51、 4 章章 组合逻辑电路组合逻辑电路8 线线 3 线优先编码器线优先编码器 CC74HC1481 10 01 11 11 11 11 11 11 11 11 11 10 01 10 00 01 11 11 11 11 11 11 11 10 01 10 01 10 01 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 10 01 10 01 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 10 01 10 00 01 10 01 11 10 00 00 00 00 01 11 11 11 11 11 11 11

52、 11 11 11 11 11 11 11 11 11 1YSYEXY0Y1Y2I7I6I5I4I3I2I1I0输出输出输入输入0 00 00 00 00 00 00 00 00 01 1STCC74HC148I0I7I6I5I4I3I2I1YEXYSY2Y0STY1依次依次类推类推 ST=1，编码器不工作，编码器不工作，Y2Y1Y0=111111，YEX=1，YS=1 1。1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 0 ST=0 0，编码器工作，当编码器工作，当输入均为输入均为1时时，YEX=1、YS=0 0。I7 =

53、1 1，I6 = 0 0 时时，不论，不论 I0 I5 为为 0 0 还是还是1 1，电路只，电路只对对 I6 进行进行编码，输出反码编码，输出反码 001001。0 00 01 10 00 01 10 01 1 I7 = 0 0 时时，不论其他，不论其他 Ii 为为 0 0 还是还是 1 1，电路只，电路只对对 I7 进行编码进行编码，输出输出 Y2Y1Y0 = 000000，为反码，其，为反码，其原码为原码为 111111。1 11 10 00 00 00 00 0第第 4 章章 组合逻辑电路组合逻辑电路8 线线 3 线优先编码器线优先编码器 CC74HC1481 10 01 11 11

54、11 11 11 11 11 11 11 10 01 10 00 01 11 11 11 11 11 11 11 10 01 10 01 10 01 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 10 01 10 01 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 10 01 10 00 01 10 01 11 10 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1YSYEXY0Y1Y2I7I6I5I4I3I2I1I0输出输出输

55、入输入0 00 00 00 00 00 00 00 00 01 1STCC74HC148I0I7I6I5I4I3I2I1YEXYSY2Y0STY1被编信号优先级别从高到被编信号优先级别从高到低依次为低依次为 I7、I6、I5、I4、I3、 I2、I1、I0 。第第 4 章章 组合逻辑电路组合逻辑电路CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I910 线线 4 线优先编码器线优先编码器 CC74HC147反码输出反码输出被编信号被编信号输入输入 ( (省省略了略了 I0) )，低电平有低电平有效。效。0 01 11 11 11 11 11 11 11 11 11 11 1

56、0 01 10 01 11 11 11 11 11 11 11 11 10 00 00 01 11 11 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 10 00 01 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 00 00 00 01 11 11 10 01 11 11 10 01 10 00 01 11 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入第第 4 章章 组合逻辑电路组合逻辑电路

57、0 01 11 11 11 11 11 11 11 11 11 11 10 01 10 01 11 11 11 11 11 11 11 11 10 00 00 01 11 11 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 10 00 01 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 00 00 00 01 11 11 10 01 11 11 10 01 10 00 01 11 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1Y0Y1Y2Y3I9I8I7I6I5

58、I4I3I2I1输出输出输入输入10 线线 4 线优先编码器线优先编码器 CC74HC147CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9I9 =1 1，I8 = 0 0 时时，不论不论 I0 I7 为为 0 0 还是还是 1 1，电路只，电路只对对 I8 进行编，进行编，输出反码输出反码 01110111。1 11 11 10 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 1 无编码请求无编码请求Y3Y2Y1Y0=11111111。依次依次类推类推0 01 11 10 00 0 I9 = 0 0 时时，不论其他，不论其他 I

59、i 为为 0 0 还是还是 1 1，电路只，电路只对对 I9 进行编码进行编码，输出输出 Y3Y2Y1Y0 = 01100110，为反码，为反码，其原码为其原码为 10011001。第第 4 章章 组合逻辑电路组合逻辑电路被编信号优先级别从高到被编信号优先级别从高到低依次为低依次为 I9、I8、I7、I6、I5、 I4、I3、I2、I1、I0。10 线线 4 线优先编码器线优先编码器 CC74HC1470 01 11 11 11 11 11 11 11 11 11 11 10 01 10 01 11 11 11 11 11 11 11 11 10 00 00 01 11 11 11 11 11

60、 11 11 10 01 11 10 01 11 11 11 11 11 10 00 01 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 00 00 00 01 11 11 10 01 11 11 10 01 10 00 01 11 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 1Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入1 11 11 10 01 10 01 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 10 00 0CC74HC147