《电子技术基础（第二版）》08 逻辑门电路

1、第第8 8章章逻辑门电路逻辑门电路1 1逻辑门电路逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。2 2第第8 8章章分立元件门电路分立元件门电路集成电路集成电路3 3第第8 8章章门电路门电路 TTL 即即 Transistor-Transistor Logic CMOS 即即 Complementary Metal-Oxide-Semiconductor 按功能特点不同分按功能特点不同分 普通门普通门( (推拉式输出推拉式输出) ) CMOS传输门传输门 输出输出开路门开路门 三态门三态门 门电路门电路 (Gate Circuit) 指用以实现基本逻辑关系和指用以实现基本逻辑

2、关系和常用复合逻辑关系的电子电路。常用复合逻辑关系的电子电路。是构成数字电路的基本单元之一是构成数字电路的基本单元之一按逻辑功能不同分按逻辑功能不同分 与门与门 或门或门 非门非门 异或门异或门 与非门与非门 或非门或非门 与或非门与或非门 按电路结构不同分按电路结构不同分 TTL 集成门电路集成门电路 CMOS 集成门电路集成门电路 输入端和输出端都用输入端和输出端都用三极管的逻辑门电路。三极管的逻辑门电路。 用互补对称用互补对称 MOS 管构成的逻辑门电路。管构成的逻辑门电路。 高电平和低电平的含义高电平和低电平的含义 4 4第第8 8章章高电平和低电平为某高电平和低电平为某规定范围规定范

3、围的电位值，而非一固定值。的电位值，而非一固定值。 高电平信号是多大的信号？低高电平信号是多大的信号？低电平信号又是多大的信号？电平信号又是多大的信号？10高电平高电平低电平低电平01高电平高电平低电平低电平正逻辑体制正逻辑体制负逻辑体制负逻辑体制由门电路种类等决定由门电路种类等决定 5 5第第8 8章章1.1.三极管的开关特性三极管的开关特性8.1 TTL集成逻辑门电路8.1.1 TTL与非门电路 iB 愈大于愈大于 IB(Sat) ， 则饱和愈深。则饱和愈深。 由于由于UCE(Sat) 0，因此饱和后，因此饱和后 iC 基本上为恒值，基本上为恒值， iC IC(Sat) =CCCCCE(s

4、at)CCRVRUV CCCC(sat)B(sat)RVII 截止条件截止条件 饱和条件饱和条件 uBE UthiB IB(Sat) 可靠截止条件为可靠截止条件为uBE 0 6 6第第8 8章章Q2ui iB e Rb biC (mA) 直流负载线 VCC Rc 0+VCCiC uo工作原理电路输出特性曲线80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)输入特性曲线iB(A)Q1Q Rc cRbRc+VCCbce截止状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V饱和区截止区放大

5、区7 7第第8 8章章10kui iB eRb b+VCC=+5ViC uo Rc1k c=40ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：ui=1V时，三极管导通，基极电流：因为0iBIBS，三极管工作在饱和状态。输出电压：uoUCES0.3V8 8第第8 8章章BAY多输入端多输入端2.2.典型电路典型电路TTLTTL集成集成与非门与非门9 9第第8 8章章输入信号不全为1：如uA=0.3V， uB=3.6V R4100T4 A BR13kT3T2T1Y+VCC(+5V)T5R2750R3360R53k0.7V0.7V+-3.

6、6V0.3V1V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY50.70.73.6V1010第第8 8章章T4ABR13kT3T2T1YR4100+VCC(+5V)T5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为： uY=UCES0.3V输出Y为低电平。1111第第8 8章章BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3

7、.6V3.6V0.3VA BY0 00 11 01 11110功能表功能表真值表真值表逻辑表达式逻辑表达式1212第第8 8章章电压传输特性测试电路电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门与非门电压传输特性曲线电压传输特性曲线输出电压随输入电压变化的特性输出电压随输入电压变化的特性 uI 较小时工作于较小时工作于AB 段，段，这时这时 V2、V5 截止，截止，V3、V4 导通，输出恒为高电平，导通，输出恒为高电平，UOH 3.6V，称与非门工，称与非门工作在截止区或处于关门状作在截止区或处于关门状态。态。 uI 较大时工

8、作于较大时工作于 BC 段，这时段，这时 V2、V5 工作于工作于放大区，放大区， uI 的微小增大的微小增大引起引起 uO 急剧下降，称与急剧下降，称与非门工作在转折区。非门工作在转折区。 uI 很大时工作于很大时工作于 CD 段，段，这时这时 V2、V5 饱和，输出恒为饱和，输出恒为低电平，低电平，UOL 0.3V，称与非，称与非门工作在饱和区或处于开门状门工作在饱和区或处于开门状态。态。 电压传输特性测试电路电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门与非门电压传输特性曲线电压传输特性曲线饱和区：与非门饱和区：与非门处

9、于开门状态。处于开门状态。 截止区：与非门截止区：与非门处于关门状态。处于关门状态。 转折区转折区 3.TTL3.TTL的电压传输特性的电压传输特性E线性区线性区1313第第8 8章章下面介绍与下面介绍与电压传输特电压传输特性有关的主要参数：性有关的主要参数：有关参数有关参数 0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL电压传输特性曲线电压传输特性曲线标准高电平标准高电平 USH 当当 uO USH 时，则认为输出高时，则认为输出高电平，通常取电平，通常取 USH = 3 V。 标准低电平标准低电平 USL当当 uO USL 时，则认为输出低时，则认为输出低

10、电平，通常取电平，通常取 USL = 0.3 V。 关门电平关门电平 UOFF保证输出保证输出不小于不小于标准高电平标准高电平USH 时时,允许的输入低电平的最大值。允许的输入低电平的最大值。开门电平开门电平 UON保证输出保证输出不高于不高于标准低电平标准低电平USL 时时,允许的输入高电平的最小值。允许的输入高电平的最小值。阈值电压阈值电压 UTH转折区中点对应的输入电压，转折区中点对应的输入电压，又称门槛电平。又称门槛电平。USH = 3VUSL = 0.3VUOFFUONUTH近似分析时认为：近似分析时认为：uI UTH，则与非门开通，则与非门开通， 输出低电平输出低电平UOL；uI

11、UTH，则与非门关闭，则与非门关闭， 输出高电平输出高电平UOH。E其转折区对应的输入电压叫阈值电压，记为UTH1414第第8 8章章（1 1）阈值电压）阈值电压（2 2）噪声容限）噪声容限1515第第8 8章章 在保证高、低电平基本不变（或者说变化的大小不超过允许限度）的条件下，输入电平的允许波动范围，称为输入端噪声容限。它表示门电路的抗干扰能力。 输入为高电平时的噪声容限： VNH=VOH(min)-VIH(min) 输入为低电平时的噪声容限： VNL=VIL(max)-VOL(max)1616第第8 8章章输入负载特性测试电路输入负载特性测试电路 输入负载特性输入负载特性曲线曲线0uI

12、/VR1/k UOFF1.1FNROFFRON5. 5. 输入负载特性输入负载特性 ROFF 称关门电阻。称关门电阻。RI RON 时，相应输入端相当时，相应输入端相当于输入高电平。对于输入高电平。对 STTL 系列，系列，RON 2.1 k 。RONROFFUOFF1717第第8 8章章由于UGS越大， TN管的导通电阻RON就越小，U0=U0L时:所以：在同样的IOL值下， VDD越高， 使TN管导通时的UGS就越大，其RON就越小，UOL也就越低。+VDDTNTPUIHUOLIOLRLIOL从负载电路注入TN管。TN管导通，TP管截止，VDD=5V10V15VUOLO OIOL 6. 6

13、. 输出特性输出特性 1.1.输出为低电平时输出为低电平时（U0 = U0L0.4V)1818第第8 8章章由于UGS越负， TP管的导通电阻RON就越小，U0=U0H时：所以：在同样的IOH值下， VDD越高， 使TP管导通时的UGS就越负，其RON就越小，VOH也就越高。TNTP+VDDUILUOHIOHRLIOH从TP管流向负载电路。TP管导通，TN管截止，UOHO OIOHVDDVDD=5V10V15V2.2.输出端为高电平时输出端为高电平时 (U0 = UOH 2.4v)1919第第8 8章章（负载门）（驱动门）ILOLOLIIN（负载门）（驱动门）IHOMOHIIN7 7、扇出系数

14、、扇出系数： 扇出系数是门电路可以驱动同类门电路的最大数目。 灌电流工作情况：在输出为低电平的情况下，扇出数:拉电流工作情况：在输出为高电平时的扇出数: :1.集电极开路门（OC门：【OPEN COLLECTOR 】）2020第第8 8章章1.1.定义定义 集电极开路是指TTL与非门电路的推拉式输出级中，删去电压跟随器。2.2. 电路结构及逻辑符号电路结构及逻辑符号 8.1.2 其他类型TTL门电路3.3.OCOC门用途门用途 OC门最显著的特点就是：可以线与线与。CDABY2121第第8 8章章v所谓“线线与与”，就是将多个OC门的输出端并联（即各输出端用一根导线直接连接起来）以实现与逻辑与

15、逻辑的功能（如右图所示）线与&CDY&ABRL+VCC2222第第8 8章章 作为驱动 例例 下图为用下图为用 OC 门驱动发光二极管门驱动发光二极管 LED 的显示电路。的显示电路。 已知已知 LED 的正向导通压降的正向导通压降 UF = 2V，正向工作电流，正向工作电流 IF = 10 mA，为保证电路正常工作，试确定，为保证电路正常工作，试确定 RC 的值。的值。解解：为保证电路正常工作，应满足为保证电路正常工作，应满足FCOLFV5CIRUUIR mA 10V 3 . 0V 2V 5 C R即即因此因此RC = 270 分析：分析：该电路只有在该电路只有在 A、B 均为均为高电平，使

16、输出高电平，使输出 uO 为低电平时，为低电平时，LED 才导通发光；否则才导通发光；否则 LED 中无电流流通，不发光。中无电流流通，不发光。 要使要使 LED 发光，应满足发光，应满足IRc IF = 10 mA。2323第第8 8章章TTLCMOSRLVDD+5 V 实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用同种类门电路的高低电平标准不一样。应用 OC 门就门就可以适应负载门对电平的要求。可以适应负载门对电平的要求。OC 门的门的 UOL 0.3V，UOH VDD，正好符合，正好符合 CMOS

17、电路电路 UIH VDD，UIL 0的要求。的要求。 VDDRL2. 三态输出门（TSL门：【TRISTATE LOGIC】） 2424第第8 8章章1. 三态门的电路结构和代表符号 三态门的输出具有三种状态：高电平、低电平和高阻态（又称为禁止态）。 2525第第8 8章章EN 即即 Enable功能表功能表Z0AB1YEN使能端的两种控制方式使能端的两种控制方式使能端低电平有效使能端低电平有效使能端高电平有效使能端高电平有效功能表功能表Z1AB0YENEN2626第第8 8章章控制端低电平有效 当 时，Y为高阻态 当 时， 1EN 0EN ABY 2.三态门的应用2727第第8 8章章（1

18、1）用三态）用三态输出门接成总线结构输出门接成总线结构让各门的控制端处于高电平，即任意时刻只让一个TSL门处于工作状态，而其余的TSL门均处于高阻状态，这样总线会轮流接受各TSL门的输出。（2 2）用三态）用三态输出门实现数据的双向传输输出门实现数据的双向传输2828第第8 8章章? 当EN=1时：G1工作而G2呈高阻态，数据D0经G1反相后送到总线上去；? 当EN=0时：G2工作而G1呈高阻态，来自总线的数据经G2反相后由送出。2929第第8 8章章逻辑符号逻辑符号名名 称称输出表达式输出表达式3 3、常用三态门的图形符号和输出逻辑表达式、常用三态门的图形符号和输出逻辑表达式Y =Y =高阻

19、 （EN=0 时）A （EN=1 时）Y =Y =A （EN= 0 时）高阻 （EN= 1 时）Y =Y =高阻 （EN= 0 时）AB （EN=1 时）Y =Y =高阻 （EN= 1 时）AB （EN=0 时）三态非门（1 控制有效）1 1ENENAY1 1ENENAY&ENENAYB&ENENAYB三态非门（0 控制有效）三态与非门（1 控制有效）三态与非门（0 控制有效）8.2. CMOS逻辑门电路1.CMOS反相器3030第第8 8章章uA+VDD+10VTPTN+VDD+10V+VDD+10VSSRONPRONN10V0V(a) 电路(b) TN截止、TP导通(c) TN导通、TP截

20、止uYuYuY（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。（2）uA10V时，TN导通，TP截止。输出电压uY0V。AY 8.2.1 CMOS门电路CMOS反相器的电压传输特性3131第第8 8章章3232第第8 8章章2、CMOS与非门BY+VDDATP1TN1TN2TP2BAYA、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。3333第第8 8章章BY+VDDATN1TP2TN2TP13.CMOS或非门B

21、AY只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。1. 1.CMOSCMOS传输门（传输门（TGTG门门【T TRANSMISSIONRANSMISSION G GATEATE】）3434第第8 8章章TG门的电路结构和逻辑符号8.2.2 其他类型的CMOS门电路 C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、 ，即C端为高电平（VD

22、D）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。1C0CCC3535第第8 8章章应用：作应用：作CMOSCMOS双向模拟开关双向模拟开关利用CMOS传输门和CMOS非门可以组成各种复杂的逻辑电路。当C=0时，SW截止；例如做模拟开关，用来传输模拟信号，这是一般的逻辑门无法实现的。当C=1时，SW导通。3636第第8 8章章2 2、CMOS ODCMOS OD门门&1YAB+VDDRD外接AB&Y(a) 电路(b) 符号（漏极开路的门电路）（漏极开路的门电路）如同TTLOC门，CMOS OD门，可用来实现“线与逻辑”。3737第第8 8章章

23、3.CMOS TSL3.CMOS TSL门门11ENAETP2TP1 YTN1TN2AEY+VDD(a) 电路(b) 符号E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。E=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。3838第第8 8章章 输出逻辑表达式和图形符号：Y =A高阻高阻（EN=1时）（EN=0时）3939第第8 8章章8.3.1 TTL 集成逻辑门的使用集成逻辑门的使用( (1) )电源电压用电源电压用 + 5 V， 74 系列应满足系列应满足 5 V 5% 。( (2) )输出端的

24、连接输出端的连接 普通普通 TTL 门输出端不允许直接并联使用。门输出端不允许直接并联使用。 三态输出门的输出端可并联使用，但同一时刻只能有三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。一个门工作，其他门输出处于高阻状态。 集电极开路门输出端可并联使用，但公共输出端和集电极开路门输出端可并联使用，但公共输出端和电源电源 VCC 之间应接负载电阻之间应接负载电阻 RL。 输出端不允许直接接电源输出端不允许直接接电源 VCC 或直接接地。或直接接地。输出电流应小于产品手册上规定的最大值。输出电流应小于产品手册上规定的最大值。 8.3 集成电路时的使用4040第第

25、8 8章章3). 多余输入端的处理多余输入端的处理 与门和与非门的多余输入端接逻辑与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。或者与有用输入端并接。接接 VCC通过通过 1 10 k 电阻接电阻接 VCC与有用输入端并接与有用输入端并接TTL 电路输入端悬空时相当于输入高电平，电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的做实验时与门和与非门等的多余输入端可悬空，多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。但使用中多余输入端一般不悬空，以防止干扰。4141第第8 8章章或门和或非门的多余输入端接逻辑或门和或非门的多余输入端接逻辑 0或者与有用输入端并接

26、或者与有用输入端并接4242第第8 8章章 例例 欲用下列电路实现非运算，试改错。欲用下列电路实现非运算，试改错。( (ROFF 700 ，RON 2.1 k )4343第第8 8章章解：解：OC 门输出门输出端需外接端需外接上拉电阻上拉电阻RC5.1kY = 1Y = 0 RI RON ，相应输入，相应输入端为高电平。端为高电平。510 RI ROFF ，相应，相应输入端为低电平。输入端为低电平。4444第第8 8章章应用集成门电路时，应注意：应用集成门电路时，应注意： TTL电路只能用电路只能用5 V( (74系列允许误差系列允许误差5%) )；CMOS4000 系列可用系列可用 3 15 V；HCMOS系列可用系列可用 2 6 V；CTMOS 系列用系列用 4.5 5.5 V。一般情况下，。一般情况下，CMOS 门多门多用用 5 V，以便与以便与 TTL 电路兼容电路兼容。 ( (1) )电源电压的正确使用电源电压的正确使用 ( (2) )输出端的连接输出端的连接 开路门的输出端可并联使用实现线与开路门的输出端可并联使用实现线与，还可用来驱动需，还可用来驱动需要一定功率的负载。要一定功率的负载。 三态输出门的输出端也可并联，用来实现总线结构，三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。但三态输出门必须分时使