数字电子技术第三章包晓敏 王开全主编

1、第第3 3章章 组合逻辑电路组合逻辑电路 常用组合逻辑电路模块常用组合逻辑电路模块组合逻辑电路的分析和设计组合逻辑电路的分析和设计组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险数字电路组合电路时序电路 组合逻辑电路的分析和设计组合逻辑电路的分析和设计组合逻辑电路定义和特点组合逻辑电路定义和特点组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的设计组合逻辑电路的设计 组合逻辑电路概念组合逻辑电路概念输入：输入：逻辑关系：逻辑关系：YI = FI (I0、I2、In n) n = (0) n = (0、2 2、m)m) 组合逻辑电路的结构定义组合逻辑电路的结构定义 电路由电路由逻辑门逻辑门构成，

2、不含构成，不含记忆元件记忆元件(如：触发器、锁存器如：触发器、锁存器)输出：输出：I0、I2、InY0、Y2、Ym组合逻辑电路的定义和特点组合逻辑电路的定义和特点 组合逻辑电路任一时刻的输出仅仅取决于组合逻辑电路任一时刻的输出仅仅取决于该时刻的输该时刻的输入入，而与，而与过去的输入无关。过去的输入无关。YmInI0Y0组合逻组合逻辑辑电电 路路组合逻辑电路的特点组合逻辑电路的特点 输入和输出之间没有反馈回路输入和输出之间没有反馈回路 电路由电路由逻辑门逻辑门构成，不含构成，不含记忆元件记忆元件(如：触发器、锁存器如：触发器、锁存器) 电路输出仅由当时的输入决定，与电路以前的状态无关电路输出仅由

3、当时的输入决定，与电路以前的状态无关组组 合合 电电 路路 的的 分分 析方法析方法 任务：已知逻辑电路，分析其逻辑功任务：已知逻辑电路，分析其逻辑功能能写写函函数数表表达达式式简简化化函函数数式式真真值值表表描描述述电电路路功功能能已已知知组组合合电电路路公式法公式法图形法图形法分析步骤分析步骤例例1 1：试分析图所示逻辑电路的功能试分析图所示逻辑电路的功能。结论：电路为结论：电路为少数服从多数少数服从多数电路，电路， 称表决电路。称表决电路。解：（解：（1）逻辑表达式）逻辑表达式（2）列真值表）列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01

4、0 1 11 1 0 11 1 1 1真值表真值表ACBCABF （3）分析电路的逻辑功能）分析电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出 F为为0分分 析析ABBCACACBCAB 组组 合合 电电 路路 的的 设设 计计 任务：根据实际逻辑问题，设计实现任务：根据实际逻辑问题，设计实现其功能的逻辑电路其功能的逻辑电路设计方法设计方法以以SSX电路为基础电路为基础以以MSX电路为基础电路为基础设计步骤设计步骤化简化简变换变换用用SSX实现实现用用MSX实现实现逻辑抽象逻辑抽象 实际的实际的逻辑问题逻辑问题 逻逻 辑辑真真 值值

5、 表表最简最简函数式函数式适当形式适当形式的函数式的函数式逻逻 辑辑电路图电路图例例1在举重比赛中，有在举重比赛中，有3名裁判，其中名裁判，其中1名为主裁判。当有两名为主裁判。当有两名以上裁判（其中必须有名以上裁判（其中必须有1名主裁判）认为运动员举杠铃合格名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。电路。（1）作出逻辑规定：）作出逻辑规定：输入：合格为输入：合格为1，不合格为，不合格为0输出：成绩有效为输出：成绩有效为1，无效为，无效为0 （2）列出真值表）列出真值表 A B C L 0 0 00

6、 0 10 1 00 1 11 0 01 0 11 1 01 1 1 00000111 设设 计计ABAC（3 3）求逻辑函数表达式）求逻辑函数表达式L=AB+AC（4）画出逻辑电路图）画出逻辑电路图 1BCAY BCAY（5）化成）化成“与非与非”式式ACABACABY设设 计计例例2 2：试将试将8421BCD码转换成余码转换成余3BCD码码 输入输入 8421码码 输出余输出余3码码 B3 B2 B1 B0 E3 E2 E 1 E0（2）画卡诺图）画卡诺图解：（解：（1）列真值表）列真值表 0 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0

7、 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 设设 计计0100 01 11 10001110B1B0B3B211111E E3 30100 01 11 10001110B1B0B3B211111E E2 20100 01 11 10001110B1B0B3B211111

8、E E1 10100 01 11 10001110B1B0B3B211111E E0 0（3 3）逻辑表达式）逻辑表达式设设 计计0100 01 11 10001110B1B0B3B211111E E2 20100 01 11 10001110B1B0B3B211111E E1 10100 01 11 10001110B1B0B3B211111E E0 0E E3 30100 01 11 10001110B1B0B3B211111120233BBBBBE01212022BBBBBBBE01011BBBBE00BE000101101212022120233BEBBBBEBBBBBBBEBBBBB

9、E（4）电路图）电路图（3 3）逻辑表达式）逻辑表达式8421BCD码余3码设设 计计3.3 3.3 组合电路的竞争与冒险组合电路的竞争与冒险竞争与冒险的判断竞争与冒险的判断竞争与冒险现象竞争与冒险现象冒险现象的消除冒险现象的消除竞争与冒险竞争与冒险竞争：竞争：冒险：冒险：信号经由不同的途径到达某一会合点的时间有先有后信号经由不同的途径到达某一会合点的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。由于竞争而引起电路输出发生瞬间错误现象。tpd竞争与冒险竞争与冒险在输出端产生尖峰干扰在输出端产生尖峰干扰竞争与冒险的判断竞争与冒险的判断代数法代数法 当函数表达式的某种当函数表达式的某种取植下

10、可以化成：取植下可以化成：AAFAAF即含有互补变量，即含有互补变量，A A变量变化可能引起冒险。变量变化可能引起冒险。卡诺图法卡诺图法ABC0100011110 000 0 1 1 11如函数卡诺图上有包围圈相切，且相切处又无其如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。他圈包含，则可能有险象。冒险现象的消除冒险现象的消除1. 1. 利用冗余项利用冗余项只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为：由此得函数表达式为：ABCBACF 000 0ABC0100011110 1 1 11有

11、一逻辑函数有一逻辑函数F=AC+BC，其卡诺图为：，其卡诺图为：冗余项冗余项. 吸收法吸收法 在输出端加小电容在输出端加小电容C C可以消除由于竞争冒险产生的毛刺。可以消除由于竞争冒险产生的毛刺。但是输出波形的前后沿将变坏但是输出波形的前后沿将变坏, , 在对波形要求较严格时，应再在对波形要求较严格时，应再加整形电路。加整形电路。冒险现象的消除冒险现象的消除.取样法取样法 电路稳定后加入取样脉冲，在取样脉冲作用期间输出的电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。信号才有效，可以避免毛刺影响输出波形。加取样脉冲原则：选通控制信号的有效作用时间选定在输入

12、加取样脉冲原则：选通控制信号的有效作用时间选定在输入信号变化结束后。信号变化结束后。冒险现象的消除冒险现象的消除常用组合逻辑电路常用组合逻辑电路译码器译码器数据选择器数据选择器数值比较器数值比较器编码器编码器二进制代码二进制代码某种控制信息、符号等某种控制信息、符号等编编 码码编码器编码器 把每一输入的高把每一输入的高低电平信号转化为对低电平信号转化为对应的二进制编码，这应的二进制编码，这种组合逻辑电路称为种组合逻辑电路称为编码器。编码器。 有一键盘输入电路，一共有有一键盘输入电路，一共有8个按键，键按下时，对个按键，键按下时，对应的输入信号为高电平。应的输入信号为高电平。 编码器的作用就是把

13、每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。 二进制编码器二进制编码器真值表：真值表： X0 X1 X2 X3 X4 X5 X6 X7 Y2 Y1 Y0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 654321077543210676542103765431021III

14、IIIIIIIIIIIIIIIIIIIIIIIIIIIIIY二进制编码器二进制编码器假设任何时刻假设任何时刻有且只有有且只有一个一个输入信号有效输入信号有效逻辑表达式：逻辑表达式： 654321077543210676432105765321042IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY654321077643210576542103765432010IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY以此类推：以此类推： 令令 代入代入Y2的表达式就得到：的表达式就得到：同理同理 二进制编码器二进制编码器65432107IIIIIIIYIX，01YXY

15、X，则满足则满足654321065432107IIIIIIIIIIIIIII76432105IIIIIIII 75432106IIIIIIII 76542IIIIY76321IIIIY75310IIIIY定理：若两个逻辑变量定理：若两个逻辑变量X、Y 同时满足同时满足X+Y=1、XY=0， 则有则有X=Y。76532104IIIIIIII 思考思考：当有两个输入信号同时有效时，如：当有两个输入信号同时有效时，如X2和和X4同时有同时有效时，将出现什么情况？效时，将出现什么情况？1Y21Y01Y1X1X2X3X4X5X6X7二进制编码器二进制编码器76542IIIIY76321IIIIY7531

16、0IIIIY优先编码器优先编码器：对输入信号规定不同的优先级，当有多个信号同时有效时：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。，只对优先级高的信号进行编码。 真值表真值表优先编码器优先编码器74LS14874LS1480 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1

17、 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 1 1 1 1 X0 X1 X2 X3 X4 X5 X6 X7 A2A1A0逻辑函数表达式逻辑函数表达式 765476547657672IIIIIIIIIIIIIIA76542IIIIA542543671IIIIIIIIA64216436570IIIIIIIIIIA765432765437671IIIIIIIIIIIIIIA54254367IIIIIIII6421643657IIIIIIIIII76543217654376570IIIIIIIIIIIIIIIIA利用公式利用公式A+AB=A+B优先编码器优

18、先编码器74LS14874LS148优先编码器优先编码器74LS14874LS14807II0A1A2AEIEOSG为输入信号,低电平有效。低电平有效。为编码输出端为编码输出端为能输入端，为能输入端， =0时允许编码，时允许编码， =1时禁止编码时禁止编码为使能输出端，为使能输出端，EEIIIIO710OE =0,电路工作，但无编码输入电路工作，但无编码输入EIEI01234567()SEGIIIIIIIII它在允许编码（ ）且有编码输入信号时为0若允许编码而无编码输入信号时为1在不允许编码（ ）时，它也为1 0EI1EI片选优先编码输出端 下表所示为74148的真值表，其输入、输出信号均是用

19、反码表示的。 由真值表写出逻辑表达式为: :0124634656712453456724567()()()EEEAI I III III IIIAI III IIIIIAIIIII使能输出端的逻辑表达式为: :01234567EEOIIIIIIIII状态11不工作01工作，但无输入10工作，且有输入00不可能出现附加输出信号的状态及含意EOSG用用74LS148构成的键盘编码电路构成的键盘编码电路 优先编码器优先编码器74LS14874LS148应用应用译译 码码 器器某种编码某种编码某种控制信息、符号等某种控制信息、符号等译译 码码译码器译码器译码器译码器是编码器的反操作，把某种编码把某种编

20、码( (输入的二进制代码) )转化为对应的信息转化为对应的信息( (译成对应的输出高、低电平信号) )这种组这种组合逻辑电路称为译码器。合逻辑电路称为译码器。 译码器常分为译码器常分为二进制译码器二进制译码器、BCDBCD译码器译码器、显示译码器显示译码器二进制译码器二进制译码器译码输入：译码输入：n位位二进制二进制代码代码译码输出：译码输出：m位输出信号位输出信号(高低电平高低电平)m=2n译码规则：对应输入的译码规则：对应输入的一组二进制代码一组二进制代码有且仅有一个输有且仅有一个输出端为有效电平，其余输出端为相反电平出端为有效电平，其余输出端为相反电平1.1.真值表真值表 1 1 1 1

21、 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A1 A0 2. 逻辑函数表达式逻辑函数表达式 0124AAAY 0121AAAY 0122AAAY 0127AAAY 二进制译码器二进制译码器74LS13874LS1380120AAAY 0125AAAY 0126AAAY 012

22、3AAAY 结论：结论：输出是输出是A2A1A0的的八个最小项的非（最大项）八个最小项的非（最大项）二进制译码器二进制译码器74LS13874LS1383.3.逻辑电路图逻辑电路图 &1A2A1A0&Y7Y6&Y5&Y4&Y3&Y2&Y1&Y011111&1S2S1S3EN输出低电平有效输出低电平有效使能：使能：EN=S1S2S3, EN=1时，译码器工作。时，译码器工作。表3-6 74LS138的功能表译中为0高电平有效低电平有效禁止译码译码工作图 74LS138的逻辑符号低电平有效输出三位二进制代码使能端 当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出

23、端均为高电平。也可以说对应的输出端被“译中”。 74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端 上方均有“”符号。 Y0Y7)7, 2 , 1 , 0(imSYii由由74LS13874LS138译码器构成的译码器构成的地址译码器地址译码器 二进制译码器二进制译码器74LS13874LS138应用应用由由74LS13874LS138译码器构成的译码器构成的数据分配器数据分配器 0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1思考：为什么数据可以从思考：为什么数据可以从E2 输入

24、？输入？二进制译码器二进制译码器74LS13874LS138应用应用 由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。 逻辑函数最小项发生器逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译码器的译码输入端，如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。则译码输出的每一个输出端都对应一个逻辑函数的最小项。 输入变量输入变量m0二进制译码器二进制译码器74LS13874LS138应用应用m1m2m3m4m5m6m7例例 用译码器实现组合逻辑电路用译码器实现组合逻辑电路F1（A,B,C）=m(0,2

25、,4,6) 二进制译码器二进制译码器74LS13874LS138应用应用CABCBACBACBAmCBAF6 , 4 , 2 , 0,1CABCBACBACBA6420YYYY级联级联:两片两片74LS138组成的组成的4线线16线译码器线译码器74LS138(1)A0A1A2S13S2S0123456774LS138(2)A0A1A2S13S2S01234567D0D1D2D3176543210YYYYYYYY15141312111098YYYYYYYY利用使能端扩展 法二：功能扩展(利用使能端实现) 用两片74LS138译码器构成4线16线译码器A3 =0时，片工作，片禁止 A3 =1时，

26、片禁止，片工作扩展位控制使能端例例 利用利用3线线8线译码器产生一组多输出逻辑函数线译码器产生一组多输出逻辑函数ABCCBCBAZBCAAZCBABCZCBABCACAZ4321变换逻辑表达式变换逻辑表达式74204765433731265431mmmm)C,B,A(Zmmmmm)C,B,A(Zmmm)C,B,A(Zmmmm)C,B,A(Z74204765433731265431mmmm)C,B,A(Zmmmmm)C,B,A(Zmmm)C,B,A(Zmmmm)C,B,A(Z译码器译码器和与非门与非门实现74LS138A0A1A2S13S2S0Y2Y1Y3Y5Y4Y6Y7YCBA1Z4Z3Z2Z

27、1电路图电路图74204765433731265431mmmm)C,B,A(Zmmmmm)C,B,A(Zmmm)C,B,A(Zmmmm)C,B,A(Z显示译码器显示译码器图 七段显示LED数码管(a) 外形图 (b) 共阴型 (c) 共阳型1. 1. 七段七段LEDLED数码管的结构及显示原理数码管的结构及显示原理 LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。LED数码管有两种形式：共阴型和共阳型。公共阴极公共阳极高电平驱动低电平驱动2. 显示原理显示原理 七段七段LED数码管中的数码管中的ag实际上为发光二极管，利用点实际上为发光二极管，利用点亮其中某几段来构成亮其中

28、某几段来构成09字形。如字形。如 当当af=1 ，g=0时，显示字形时，显示字形0当当b=c=1，a=d=e=f=g=0时，显示字形时，显示字形1当当a=b=d=e=g=1，c=f=0时，显示字形时，显示字形2显示译码器显示译码器0a ab bd dc ce ef f1c cb b2b ba ag ge ed d3. 显示译码器的逻辑功能显示译码器的逻辑功能 显示译码器显示译码器显示译码器abcdfegACBD8421BCD8421BCD码码七段显示码七段显示码4. 真值表真值表 A B C D a b c d e f g 字字 型型 0 0 0 00 0 0 10 0 1 00 0 1 10

29、 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 01234

30、56789消消 隐隐消消 隐隐消消 隐隐消消 隐隐消消 隐隐 消消 隐隐 思考题思考题：根据真：根据真值表，推导出值表，推导出a、b、c、d、e、f、g的逻辑表达式。的逻辑表达式。 显示译码器显示译码器D、C、B、A ：BCD码输入信号码输入信号ag：译码输出，高电平有效：译码输出，高电平有效显示译码器显示译码器CD4511CD4511BX 熄灭信号输入熄灭信号输入低电平时，输出低电平时，输出ag均为均为低电平低电平（全灭）；（全灭）；低电平时，不论低电平时，不论DA状态如何，状态如何，ag七段全亮。七段全亮。LT：试灯信号输入。：试灯信号输入。BCDBCD七段译码器七段译码器/ /驱动器驱动

31、器CD4511CD4511显示译码器显示译码器CD4511CD4511CD4511CD4511与数码管的连接原理图与数码管的连接原理图数据选择器（数据选择器（MultXplexer,MUX） 数据选择器功能是将多路信号有选择地送到一条输出总数据选择器功能是将多路信号有选择地送到一条输出总线上去。线上去。数据输出数据输出地址码地址码 多多路路数数据据输输入入数据选择器数据选择器究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。1. 真值表真值表(把把A1A0和和DX（X=03）当作输入，）当作输入，Y为输出为输出)： A1 A0 DX Y 0 0 0 0

32、0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1010101012. 逻辑函数表达式：逻辑函数表达式： 数据选择器数据选择器4选选1数据选择器数据选择器 F =201DAA101DAA001DAA301DAA地址输入端数据输入端输出端数据选择器数据选择器双双4选选1数据选择器数据选择器74LS153 数据选择器数据选择器8选选1数据选择器数据选择器74LS151 F =2012DAAA1012DAAA0012DAAA4012DAAA5012DAAA3012DAAA6012DAAA7012DAAA 数据选择器的应用数据选择器的应用 用使能端，可将两片用使能端，可将两片8选选

33、1数据选择器扩展数据选择器扩展16选选1数据选择数据选择器。器。数据选择器数据选择器 实现序列信号发生器实现序列信号发生器数据选择器数据选择器 构成多路信号分时传输系统构成多路信号分时传输系统数据选择器数据选择器例：用例：用8选选1MUX实现逻辑函数实现逻辑函数 解：解：8选选1 MUX的输出的输出Y的表达式为：的表达式为： 令令A2=A，A1=B，A0=C，D0=D1=D3=D6=D7=1，D2=D4=D5=0时，则时，则 L=Y。 连线图如右：连线图如右： 数据选择器数据选择器 实现逻辑函数实现逻辑函数70126012501240123012201210120012DAAADAAADAAA

34、DAAADAAADAAADAAADAAAYABCCABBCACBACBACBAL），（301201101001DAADAADAADAAY例：用例：用4选选1数据选择器实现函数数据选择器实现函数)7 , 6 , 4 , 3 , 1 (),(mCBAF解：解：),(CBAFABCCABCBABCACBA1 ABCBABCACBA数据选择器数据选择器4选选1数据选择器的函数表达式为：数据选择器的函数表达式为： D0 D1 D2 D3“0”BAC“1”D0D1D2D3ENA1A0YF1 1例：由例：由8 8路数据选择器路数据选择器74LS15174LS151构成的电路图如图所示，构成的电路图如图所示，

35、求该电路实现的逻辑函数是求该电路实现的逻辑函数是Y Y的表达式的表达式CBACBAF而A=0,故CBCBCBF例：试用八选一电路实现三变量多数表决电路。A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11解：假设三变量为A、B、C，表决结果为F，则真值表如表所示。在八选一电路中，将A、B、C从A2、A1、A0 输入，令 7653),(mmmmCBAFD3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0FY则可实现三变量多数表决电路例： 用四选一多路选择器实现函数 的逻辑功能。四选一多选择器的逻辑符号如下图所示用数据

36、选择器来实现逻辑函数时，应注意以下几点：用数据选择器来实现逻辑函数时，应注意以下几点： 1当逻辑函数的当逻辑函数的变量个数变量个数与数据选择器与数据选择器选择输入端个数选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数相等时，可直接用数据选择器来实现所要实现的逻辑函数。 2当逻辑函数的当逻辑函数的变量个数变量个数多于数据选择器多于数据选择器选择输入端数目选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。据选择器的数据输入端。 3一个数据选择器只能用来实现一个多输入变量的单输出一个数据选择器只能用

37、来实现一个多输入变量的单输出逻辑函数。逻辑函数。 数据选择器数据选择器数据选择器数据选择器 试用试用4选选1数据选择器数据选择器74LS153（12）和最少量的与非门）和最少量的与非门实现逻辑函数：实现逻辑函数： DCBDCCAE练习练习加加 法法 器器（1）半加器真值表）半加器真值表（2）输出函数）输出函数（3）逻辑图）逻辑图ABCBABABAS（4 4）逻辑符号）逻辑符号实现两个一位二进制数相加，实现两个一位二进制数相加，不考虑低位的进位不考虑低位的进位 输输 入入 输输 出出被加数被加数A 加数加数B 和和S 进位进位C0 00 00 1 1 01 0 1 01 1 0 1一位一位半加器

38、半加器思考：如何用思考：如何用与非与非门实现半加器？门实现半加器？加加 法法 器器BABASBBBAAABA）（）（BABBAAABBABAABBABAABBABAABC 一位全加器一位全加器（1）作逻辑规定）作逻辑规定 A、B为加数和被加数，为加数和被加数，CI为低位进位，为低位进位，S、CO为和及为和及向高位进位。向高位进位。 （2）真值表。）真值表。 A B CI S CO 0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 0 1 1 10 01 01 00 11 00 10 11 1加加 法法 器器（2）逻辑表达式）逻辑表达式 CO=AB+BCI+ACI IIIII

39、CBAABCCBACBACBAS加加 法法 器器(3)(3)逻辑图逻辑图(4)(4)逻辑符号逻辑符号加加 法法 器器 N位加法器位加法器 功能：功能：实现实现N位二进制数相加位二进制数相加 按实现方法分类按实现方法分类：串行进位加法器、超前进位加法器：串行进位加法器、超前进位加法器（1）串行进位加法器）串行进位加法器低位全加器进位输出低位全加器进位输出高位全加器进位输入高位全加器进位输入例：用全加器实现例：用全加器实现4位二位二进制数相加。进制数相加。注意：注意：CI0=00 0缺点：缺点：延时大，速度慢。延时大，速度慢。优点：优点：电路简单。电路简单。（2）超前进位加法器）超前进位加法器进位

40、位直接由加数、被加数和最低位进位位进位位直接由加数、被加数和最低位进位位CI0形成。形成。加加 法法 器器超前进位加法器超前进位加法器加加 法法 器器(3)器件延时：器件延时：ns10t ;ns15tCO(4)4位加法器的逻辑符号位加法器的逻辑符号加数加数被加数被加数和和低位进位低位进位进位进位加加 法法 器器 加法器的应用加法器的应用例：试用四位加法器实现例：试用四位加法器实现8421BCD码至余码至余3BCD码的转换。码的转换。N位加法运算、代码转换、减法器、十进制加法位加法运算、代码转换、减法器、十进制加法解：余解：余3 3码比码比84218421码多码多3 3，因此：，因此：加加 法法

41、 器器 数值比较器就是对两个无符号二进制数数值比较器就是对两个无符号二进制数A、B进行比进行比较，以判别其大小的组合逻辑电路。较，以判别其大小的组合逻辑电路。 输入：被比较的数字；输出：两个数字比较的比较结输入：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。果，即等于、大于、小于。 数数 值值 比比 较较 器器一位数值比较器一位数值比较器 （1）根据题意列出真值表）根据题意列出真值表 A B Y (AB) Y (AB) Y (A=B) 0 00 11 01 100 1001001001（2）根据真值表写出各输出的逻辑函数表达式）根据真值表写出各输出的逻辑函数表达式 BAYBA

42、)（BAYBA)（数数 值值 比比 较较 器器ABBAYBA ）（=A B（3）逻辑电路图）逻辑电路图 数数 值值 比比 较较 器器四位数值比较器四位数值比较器 四位数字比较的原理：四位数字比较的原理： 设四位数字为设四位数字为A：A3A2A1A0，B：B3B2B1B0， 先比最高位先比最高位A3B3，则，则AB； 最高位相同最高位相同A3=B3，比次高位，比次高位A2B2，则结果，则结果AB；各位都相同时，各位都相同时，A=B 数数 值值 比比 较较 器器 4位数值比较器位数值比较器74LS85功能表功能表A3 B3 A2 B2 A1 B1 A0 B0 级联输入级联输入X(AB) X(AB）

43、X(A=B) Y (AB) Y (AB) Y (A=B) A3B3 1 0 0 A3B3 0 1 0 A3=B3 A2B2 1 0 0 A3=B3 A2B2 0 1 0 A3=B3 A2=B2 A1B1 1 0 0 A3=B3 A2=B2 A1B1 0 1 0 A3=B3 A2=B2 A1=B1 A0B0 1 0 0 A3=B3 A2=B2 A1=B1 A0B0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1 74LS85符号及逻辑功能符号及逻辑功能说明：X（AB)为级联输入，即低位比较结果为级联输入，即低位比较结果功能描述：功能描述：)BA(I)BA()BA(S低位比较结果)BA(I)BA(E低位比较结果ESLLES3位数值比较位数值比较例：用两片例：用两片4位二进制数值比较器位二进制数值比较器74HC85实现实现8位二进制数位二进制数比较比较 。 解：解：8位值比较位值比较数数 值值 比比 较较 器器LE