计算机组成原理考试复习资料精华课件

1、第1章 计算机系统概论在第一章中，1.1计算机的分类和应用、1.2计算机硬件、1.3计算机软件、1.4计算机系统的层次结构。1.1计算机分为电子模拟计算机和电子数字计算机，后者又可以分为巨型机、大型机、中型机、小型机、微机、单片机等。1.2要求大家掌握计算机硬件主要由运算器、存储器、控制器、适配器、输入输出设备组成。熟悉冯.诺依曼型计算机工作的原理，主要是存储程序并按地址顺序执行。1.3计算机软件一般分两大类:系统程序和应用程序。固件是指那些存储在永久保存信息器件中的程序，是具有软件功能的硬件。第2章 运算方法和运算器本章首先讲述数据和文字的表示方法，然后讲述了定点运算方法，定点运算器的组成，

2、最后讲述了浮点运算方法、浮点运算器的组成。 2.1、内容包括数据格式、数的机器码表示、字符和字符串编码、汉字的表示、校验码。2.1.1、常见的数据格式有：定点格式和浮点格式。我们要熟悉定点数和浮点数的定义、表示方法、范围、这两种表示方法的差异，其中浮点数的表示是个难点。比如：定点格式是指：在定点表示法中，小数点位置固定不变。定点格式常有两类：定点小数和定点整数2.1.2二进制数的编码表示重点掌握数的机器码表示，包括原码、补码、反码、移码的定义，要搞清楚四种码制的表示范围、作用以及它们之间的转换，特别注意的是0的几种码制表示方法。2.2、熟悉补码加减法的运算法则，主要是补码加减法公式及变补公式。

3、分别是：x+y补=x补y补xy补=x补y补y补y补变补在此基础上，掌握采用溢出的两种检测方法。就是单符号位法和变形补码的方法。难点在于基本的二进制加/减法器和十进制加法器的逻辑实现。2.3、定点乘法运算不作要求2.4讲的是定点除法运算，这一节也是个比较难的一节，主要是熟悉手工计算除法和恢复余数的除法及不恢复余数的除法的区别。在此基础上，了解不恢复余数阵列除法器的逻辑结构。2.5讲的定点运算器的组成，我们首先要搞清楚数值计算和逻辑运算的方法。然后熟悉芯片74181和74182的逻辑组成结构和引脚。学会用这两个芯片组成多位的运算器。这也是非常重要的一点。2.6不做要求。第3章 存储系统本章讲述的存

4、储系统的分类、分级结构与主存储器的技术指标等，这一章也比较重要。3.1是存储器的概述3.1.1是存储器的分类：按存储介质分，半导体存储器，磁表面存储器、光存储器等按存取方式分：随机存储器，顺序存储器按在计算机中的作用分：主存储器，辅助存储器，高速缓冲存储器，控制存储器还有按读写功能分，按信息的可保存性分等分类方法。3.1.2要掌握存储器的分级结构 分级结构主要是高速缓冲存储器主存储器外存储器三层结构3.1.3了解主存储器的性能指标主要包括存储容量、存取时间、存储周期、存储器带宽几个方面。3.2讲的随机读写存储器（3.2.34不作要求）随机读写存储器分为静态mos存储器和动态mos存储器。我们需

5、要掌握：1、静态MOS存储器的基本存储元电路图及其读写操作，还要熟悉SRAM存储器的组成，它由存储体、读写电路、地址译码电路和控制电路等组成。2、动态MOS 存储器（DRAM）基本存储单元电路及其读写和刷新操作，还要熟悉动态MOS存储器的组成。3、最重要部分是存储器和CPU的连接以及如何对存储器进行扩展。扩展常采用位扩展、字扩展法、字位同时扩展法三种方法。4、了解存储器的读写周期特别是DRAM的刷新，常见的刷新方式为集中式刷新、分散式刷新、异步式刷新。3.3是只读存储器和闪速存储器，3.3.2闪存不作要求1、ROM的概念和分类ROM它只能读出，不能写入，故称只读存储器。最大的优点是具有不易失性

6、，即使电源切断，ROM的信息也不会丢失。根据编程方法不同，我们通常分成三类：掩模式只读存储器、一次编程只读存储器、多次编程只读存储器。3.4高速存储器高速存储器包括双端口存储器、多模块交叉存储器、相联存储器、1、双端口存储器：由同一个存储器具有两组相互独立的读写控制线路而得名。我们可以了解一下它得逻辑结构，读写控制。特别是当两个端口地址不相同时，产生冲突时的读写控制。2、多模块交叉存储器组织方式有两种，顺序方式和交叉方式，需要了解这两种方式的优缺点。3、相联存储器相联存储器是按内容访问的存储器。而其他前面我们介绍的存储器是按地址访问的。相联存储器的原理是把存储单元所存内容的某一部分作为检索项，

7、去搜索该存储器，并将存储器中与该检索项符合的存储单元内容进行读出和写入。另外，还需要了解相联存储器组成和相联存器一般应用在什么场合。3.5、cache存储器Cache是一种高速缓冲存储器，是为了解决CPU和主存之间的速度不匹配采用的一种重要的硬件技术。了解主存与cache的地址映射方式。有三种映射方式L全相联映射方式L直接映射方式L组相联映射方式，其中组相联方式是前二者的折中方案。3.6虚拟存储器它只是一个容量非常大的存储器的逻辑模型，并不是任何实际的物理存储器。它的作用，主要解决存储容量和速度的矛盾。虚拟存储器有页式、段式、段页式三种。第4章 指令系统第5章 4.1了解指令系统的发展和性能要

8、求。 四个方面的要求：完备性、有效性、规整性和兼容性。4.3 指令和数据的寻址方式寻址方式指的是如何确定指令中操作数的地址及下条指令的地址。1、指令的寻址方式分为：顺序寻址方式、跳跃寻址方式2、操作数的寻址方式比较多，要重点掌握隐含寻址、立即寻址、直接寻址、间接寻址，寄存器寻址方式和寄存器间接寻址方式，了解相对寻址方式、基址寻址寻址方式、变址寻址方式和块寻址方式。4.4堆栈寻址方式不作要求4.5 典型指令了解精简指令系统和复杂指令系统相比，它的主要的特点。第6章 中央处理器这一章详细的介绍了CPU的功能和基本组成，指令周期的概念、时序产生器的组成、微程序控制技术、硬布线控制器，传统的CPU结构

9、，在此基础上介绍了当前先进的CPU的科技成果。5.6、5.7、5.9和5.10不作要求。5.8.1和5.8.2自学要求掌握，5.8.3-5.8.4不作要求。5.1 CPU的功能和组成CPU有四个方面的功能（1）指令控制，主要控制程序的顺序（2）操作控制，主要是翻译和执行指令（3）时间控制，指对各种操作时间定时（4）数据加工，对数据进行算术和逻辑运算，这是CPU的根本任务。CPU的组成：传统的CPU由运算器和控制器组成。控制器由程序计数器、指令寄存器。指令译码器、时序产生器和操作控制器组成，它是发布命令的决策机构。运算器由算术逻辑单元，累加寄存器。数据缓冲寄存器和状态条件寄存器组成，它是数据的加

10、工处理部件。同时我们还应该熟悉CPU中的主要寄存器：主要是指令寄存器IR、程序计数器PC、地址寄存器AR、缓冲寄存器DR，累加寄存器AC，状态条件寄存器PSW，我们应该知道它们的功能，知道它们主要作用5.2-5.3 指令周期和指令时序的产生掌握指令周期、机器周期、时钟周期的概念：指令周期是从存储器中取出一条指令并执行这条指令的时间。一个指令周期由若干个CPU周期组成， CPU周期也就机器周期。而一个CPU周期又由多个时钟周期组成。再就是信号的来源：时钟信号作为时间的基准，由时钟脉冲发生器产生。周期信号用于控制不同阶段的操作，用触发器实现。节拍信号用于控制周期内的微操作，用节拍信号发生器实现。

11、5.4 微程序控制器首先了解微程序控制的几个基本概念微操作：一条指令功能的实现是通过一系列有序的基本操作来完成的，这些操作称为微操作，它是执行单元能够完成的最基本动作。微命令： 对应某个微操作的命令称为微命令，它是执行单元可以接受的控制信号序列的最小单位。微指令： 是对指令的分解，是一组微命令的组合。主要包含两个字段：操作控制字段、顺序控制字段。微程序： 微指令的有序集合称为微程序。一条机器指令的功能通过许多条微指令来实现，即一条机器指令对应一段微程序。控制存储器：存放微程序的高速只读存储器。微程序控制：指令的执行是通过执行该指令对应的微程序来实现的控制方式，称为微程序控制方式。在此基础上，我

12、们应该了解微程序控制器的原理框图：它主要由控制存储器、微指令存储器、地址转移逻辑三大部分组成。5.5 微程序设计技术在了解微程序控制器基本原理的基础上，如何确定微指令的结构，是设计微程序的关键。微指令格式 微指令格式：控制字段+顺序控制字段（下址字段） 控制字段每位表示一个微操作控制信号然后考虑的是 指令操作微程序化。微指令的编码微指令的编码就是对微指令中的操作控制字段进行编码，通常有三种方法可供选择：直接表示法，编码表示法、混合表示法。具体微地址的形成方法常有两种方法，计数器的方式、多路转移的方式。我们做一下了解即可。5.8流水CPU，掌握流水线时空图，效率加速比。 第7章 总线系统总线技术

13、是计算机系统的一个重要技术，有点学者说PC就是由CPU、总线系统、操作系统三个部分组成。6.1讲述的是总线的概念和结构。总线定义：它是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通道。一个单处理器的总线我们可分为三类：内部总线，系统总线，I/O总线内部总线指CPU内部连接各寄存器及运算部件之间的总线。系统总线指CPU同计算机系统的其他高速部件互相连接的总线。I/O总线指中低速I/O设备之间互相连接的总线。对于每种总线，我们还要了解其物理特征、功能特性、电器特性、时间特性按连接方式来分，单机系统中总线结构有三种类型：单总线结构、双总线结构、三总线结构5.2 总线接口首先了解

14、信息的传送方式有三种传送方式：串行传送，分时传送，并行传送。出于速度和效率的考虑，系统总线上传送信息必须采用并行传送方式。当信息串行传送时，只有一条传输线，且采用脉冲传送。当信息并行传送时，每个数据位都需要一根单独传输线。接口的基本概念和功能接口是指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。接口在功能上可以起到：控制外围设备、缓冲使得减小速度差异、显示工作状态、数据转换、程序中断等功能。6.3总线的仲裁、定时和数据传送模式总线仲裁是总线系统的核心问题之一。是为了解决多个主设备同时竞争总线控制权的问题，常常采用优先级策略或公平策略，选择其中一个主设备作为作为总线的下一次主方，接管总线

15、的控制权。按仲裁电路的位置，分为：集中式仲裁和分布式仲裁。集中式仲裁又分：菊花链式查询，计数器定时查询，独立请求3种方式。6.3.2总线的定时，6.3.3总线数据传送模式了解概念。6.4PCI总线，6.5 ISA总线了解概念第8章 输入和输出系统计算机的输入输出系统简称I/O系统，包括I/O接口、 I/O管理部件以及有关软件，一个计算机系统的综合处理能力，系统的可扩展性、兼容性和性价比都和I/O系统密切相关。8.1信息的交换方式在计算机系统中，CPU对外围设备的管理有以下5种方式：（1）程序查询方式（2）程序中断方式（3）DMA方式（4）通道方式（5）外围处理机方式，其中，程序查询方式对CPU

16、的资源浪费最大，外围处理机使CPU的效率得到最大的发挥，但是需要更多的硬件支持。8.2程序中断方式程序中断方式是各类计算机中广泛使用的一种数据交换方式。当一个外设的数据准备就绪后，它“主动”向CPU发出请求信号，当CPU响应中断请求后，暂停运行主程序，自动转移到该设备的中断服务子程序，为该设备进行服务，结束时返回主程序。中断处理过程可以嵌套，优先级高的设备可以中断优先级低的中断服务程序。这一节还需要了解中断控制器8259的逻辑结构。8.3DMA方式 DMA技术的出现，使得外围设备可以通过DMA控制器直接访问内存，与此同时，CPU可以继续程序。DMA方式主要是速度比较快，由于没有CPU的参与，也

17、就省去了CPU的取指令、取数、送数等操作。在数据传送过程中，没有保存现场、恢复现场之类的工作。所以DMA方式能够满足高速I/O设备的要求，也有利于CPU效率的发挥。需要了解DMA怎样和CPU分时使用内存采用了三种方法（1）停止CPU访问内存（2）周期挪用（3）DMA和CPU交替访问内存然后，需要了解的是DMA控制器的基本组成以及数据传送过程8.4通道方式通道是一个特殊功能的处理器。它有自己的指令和程序专门负责数据输入和输出的传输控制，从而使CPU将传输控制的功能下放给通道，CPU只负责数据处理的功能。这样CPU和通道就可以分时使用内存。通道的类型按通道的工作方式，通道分为选择通道、数组多路通道

18、、字节多路通道三种类型。通道结构的进一步发展，就出现了两种I/O系统结构的计算机。一个为输入输出处理器(IOP)，一个为外围处理机(PPU)。第一章 计算机系统概述1.计算机的性能指标。(l)、运算速度CPU的主频字长。指令系统的合理性(2)存取速度(3)存储容量(4)I/O的速度2.诺依曼型计算机的主要设计思想，计算机的硬件组成及各组成的作用。（1）将十进位改为二进位； （2）建立多级存储结构，由它容纳并指令程序； （3）机器要处理的程序和数据，均由二进制数码表示； （4）采用并行计算原理，即对一个数的各位同时进行处理。存储器 运算器 控制器 输入输出3.数字计算机和模拟计算机的特点。电子计

19、算机分为模拟式电子计算机和数字式电子计算机。模拟式电子计算机问世较早，内部所使用的电信号模拟自然界的实际信号，因而称为模拟电信号。模拟电子计算机处理问题的精度差；所有的处理过程均需模拟电路来实现，电路结构复杂，抗外界干扰能力极差数字式电子计算机是当今世界电子计算机行业中的主流，其内部处理的是一种称为符号信号或数字信号的电信号。它的主要特点是“离散”，在相邻的两个符号之间不可能有第三种符号存在。由于这种处理信号的差异，使得它的组成结构和性能优于模拟式电子计算机。4.计算机软件和硬件的逻辑等价性的概念。总之，随着大规模集成电路和计算机系统结构的发展，实体硬件机的功能范围不断在扩大。第一级和第二级的

20、边界范围，要向第三级乃至更高级扩展。这是因为容量 大、价格低、体积小、可以改写的只读存储器提供了软件固化的良好物质手段。现在已经可以把许多复杂的、常用的程序制作成所谓固件。就它的功能来说，是软 件；但从形态来说，又是硬件。其次，目前在一片硅单晶芯片上制作复杂的逻辑电路已经是实际可行的，这就为扩大指令的功能提供了物质基础，因此本来通过软件 手段来实现的某种功能，现在可以通过硬件来直接解释执行。进一步的发展，就是设计所谓面向高级语言的计算机。这样的计算机，可以通过硬件直接解释执行高级 语言的语句而不需要先经过编译程序的处理。传统的软件部分，今后完全有可能“固化”甚至“硬化”。11从第一至五级分别为

21、微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。采用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制。而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。 12因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。实现这种转化的媒介是软件与硬件的逻辑等价性。第二章 运算方法和运算器1.掌握数据的原码、反码、补码（变形补码）表示方法。2.浮点数的表示，规格化数的概念。3.掌握数据的运算规则，溢出结果的判断方法。4.整数原码、补码的乘法运算方法，原码的除运算；浮点数的加减运算

22、规则。第三章 内部存储器1.存储器的分类方法及分级。按存储介质分 半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。按信息的可保存性分 存储系统的分级结构存储系统的分级结构非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信

23、息的存储器。按存储器用途分根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。2.存储器的技术指标。主存储器的性能指标主要是存储容量、存取时间、存储周期和存储器带宽。3.主存与cache的地址映射方式：全相联映射、直接映射、组相联映射原理。高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。 Cache的功能是用来存放那些近期需要运行的指

24、令与数据。目的是提高CPU对存储器的访问速度。地址映象是指某一数据在内存中的地址与在缓冲中的地址，两者之间的对应关系。下面介绍三种地址映象的方式。 1.全相联方式 地址映象规则：主存的任意一块可以映象到Cache中的任意一块 (1) 主存与缓存分成相同大小的数据块。 (2) 主存的某一数据块可以装入缓存的任意一块空间中。优点：命中率比较高，Cache存储空间利用率高。 缺点：访问相关存储器时，每次都要与全部内容比较，速度低，成本高，因而应用少2.直接相联方式地址映象规则： 主存储器中一块只能映象到Cache的一个特定的块中。 (1) 主存与缓存分成相同大小的数据块。 (2) 主存容量应是缓存容

25、量的整数倍，将主存空间按缓存的容量分成区，主存中每一区的块数与缓存的总块数相等。 (3) 主存中某区的一块存入缓存时只能存入缓存中块号相同的位置。 图2.3.4示出了直接相联映象规则。 可见，主存中各区内相同块号的数据块都可以分别调入缓存中块号相同的地址中，但同时只能有一个区的块存入缓存。由于主、缓存块号相同，因此，目录登记时，只记录调入块的区号即可。 优点：地址映象方式简单，数据访问时，只需检查区号是否相等即可，因而可以得到比较快的访问速度，硬件设备简单。 缺点：替换操作频繁，命中率比较低。 举例：上例中，主存容量为1M， Cache的容量为32KB，每块的大小为16个字（或字节）。划出主、

26、缓存的地址格式、目录表格式及其容量3.组相联映象方式组相联的映象规则： (1) 主存和Cache按同样大小划分成块。 (2) 主存和Cache按同样大小划分成组。 (3) 主存容量是缓存容量的整数倍，将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同。 (4) 当主存的数据调入缓存时，主存与缓存的组号应相等，也就是各区中的某一块只能存入缓存的同组号的空间内，但组内各块地址之间则可以任意存放， 即从主存的组到Cache的组之间采用直接映象方式；在两个对应的组内部采用全相联映象方式。 4.cache的替换策略和写操作策略。一、替换策略在采用全相联映像和组相联映像方式从主存向Cach

27、e传送一个新块，而Cache中的空间已被占满时，就需要把原来存储的一块替换掉。常用的替换算法有下述几种。对直接映射的Cache来说，只要把此特定位置上的原主存块换出Cache即可。对全相联和组相联Cache来说，就要从允许存放新主存块的若干特定行中选取一行换出。1、随机算法最简单的替换算法是随机方法。随机法完全不管Cache块过去、现在及将来的使用情，简单地根据一个随机数，选择一块替换掉。在硬件上容易实现，且速度也比前两种策略快。缺点是降低了命中率和Cache工作效率。2、先进先出（FIFO）算法FIFO算法的思想是：按调入Cache的先后决定淘汰的顺序，即在需要更新时，将最先进入 Cache

28、的块作为被替换的块。这种方法要求为每块做一记录，记下它们进入Cache的先后次序。这种方法容易实现，而且系统开销小。其缺点是可能会把一些需要经常使用的程序块（如循环程序）也作为最早进入Cache的块替换掉。3、最不经常使用（LFU）算法LFU算法将一段时间内被访问次数最少的那行数据换出。每行设置一个计数器。从0开始计数，每访问一次，被访行的计数器增1。当需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。这种算法将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。4、近期最少使用（LRU）算法LRU算法是把CPU近期最少使用的块作为被替换的块。这种替换方法

29、需要随时记录Cache中各块的使用情况，以便确定哪个块是近期最少使用的块。LRU算法相对合理。每行设置一个计数器，用以记录其被使用的情况。Cache每命中一次，命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。这种算法保护了刚拷贝到Cache中的新数据行，有较高的命中率。二、Cache的写操作策略CPU对Cache的写入更改了Cache的内容。为了解决Cache与主存中内容不一致问题，可选用写操作策略使Cache内容和主存内容保持一致。Cache主要有两种更新策略：写直达法和写回法。1、写回法写回法是指CPU在执行写操作时，被写数据只写入Cache，不写入主存。仅当需要

30、替换时，才把已经修改过的Cache块写回到主存。在采用这种更新策略的Cache块表中，一般有一个标志位，当一块中的任何一个单元被修改时，标志位被置“1”。在需要替换掉这一块时，如果标志位为“1”，则必须先把这一块写回到主存中去之后，才能再调入新的块；如果标志位为“0”，则这一块不必写回主存，只要用新调入的块覆盖掉这一块即可。这种方法操作速度快，但因主存中的字块未经随时修改而有可能出错。这种方法减少了访问主存的次数，但是存在不一致性的隐患。2、写直达法写直达法是指CPU在执行写操作时，必须把数据同时写入Cache和主存。当写Cache命中时，Cache与主存同时发生写修改，因而较好地维护了Cac

31、he与主存的内容的一致性。当写Cache未命中时，直接向主存进行写入。Cache中每行无需设置一个修改位以及相应的判断逻辑。这种方法实现简单，而且能随时保持主存数据的正确性，但可能增加多次不必要的主存写入，会降低存取速度。3、写一次法基于写回法并结合全写法的写策略，写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。这便于维护系统全部Cache的一致性5.存储器的扩展方法（要求设计）。6.访问存储器地址采用顺序方式和多模块交叉方式有什么优点和缺点？第四章 指令系统1.从计算机层次结构看，指令的分类。数据处理 数据存储 数据传送 程序控制2.系列计算机的概念。系列计算机

32、是指节本指令系统相同、基本体系结构相同的一系列计算机。其必要条件是同一系列的各机种有共同的指令集而且新推出的机种指令系统一定包含所有旧机种的全部指令，即实现一个“向上兼容”。因此旧机种上运行的各种软件可以不加任何修改便可在新机种上运行，大大减少了软件开发费用。系列机解决了各机种的软件兼容问题 3.指令系统性能的要求。1完备性指用汇编语言编写各种程序时，指令系统直接提供的指令足够 使用，而不必用软件来实现。完备性要求指令系统丰富、功能齐全、使用方便。2 有效性是指利用该指令系统所编写的程序能够高效率地运行。高效率主要表现在程序占据存储空间小、执行速度快。3规整性包括指令系统的对称性、匀齐性、指令

33、格式和数据格式的一致性。对称性是指：在指令系统中所有的寄存器和存储器单元都可同等对待，所有的指令都可使用各种寻址方式；匀齐性是指：一种操作性质的指令可以支持各种数据类型；指令格式和数据格式的一致性是指：指令长度和数据长度有一定的关系，以方便处理和存取。 4兼容性：至少要能做到“向上兼容”，即低档机上运行的软件可以在高档机上运行。 4.指令的基本格式的组成部分及作用。l 指令字表示一条指令的机器字，就称为指令宇，通常简称指令。 l 指令格式，则是指令字用二进制代码表示的结构形式。 操作码字段表征指令的操作特性与功能；地址码字段通常指定参与操作的操作数的地址。 一条指令的结构可用如下形式来表示：操

34、作码 地址码操作码 指令系统的每一条指令都有一个操作码，它表示该指令应进行什么性质的操作。 不同的指令用操作码字段的不同编码来表示，每一种编码代表一种指令。l 组成操作码字段的位数一般取决于计算机指令系统的规模。 地址码通常指定参与操作的操作数的地址。根据一条指令中有几个操作数地址，可将该指令称为几操作数指令或几地址指令。目前二地址和一地址指令格式用的得最多。 零地址指令的指令字中只有操作码，而没有地址码。一地址指令常称单操作数指令。 (AC) OP (A) AC 二地址指令常称双操作数指令，它有两个地址码字段A1和A2，分别指明参与操作的两个数在内存中或运算器通用寄存器的地址，其中地址A1兼

35、做存放操作结果的地址。 (A1) OP (A2) A1 三地址指令字中有三个操作数地址A1，A2和A3。 (A1) OP (A2) A3 从操作数的物理位置来说，又可归结为三种类型： 访问内存的指令格式，我们称这类指令为存储器存储器（SS）型指令； 访问寄存器的指令格式，我们称这类指令为寄存器寄存器（RR）型指令； 第三种类型为寄存器存储器（RS）型指令5.寻址方式的概念和特点。指令中提供操作数或操作数地址的方法称为寻址方式，即如何找到操作数的方法。根据操作数的种类，8086/8088 指令系统的寻址方式分为两大类：数据寻址方式和转移地址寻址方式。1. 数据寻址方式2. 转移地址的寻址方式在8

36、086/8088 指令系统中，有一组指令被用来控制程序的执行顺序。程序的执行是由CS 和IP 的内容所决定的，通常情况下，当BIU 完成一次取指周期后，就自动改变IP 的内容，以指向下一条指令的地址，使程序按预先存放在程序存储器中的指令的次序，由低地址到高地址顺序执行。如需要改变程序的执行顺序，转移到所要求的指令地址再顺序执行时，可以安排一条程序转移指令，并按指令的要求修改IP 内容或同时修改IP 和CS 的内容，从而将程序转移到指令所指定的转移地址。程序转移的寻址方式就是找出程序转移的地址。转移地址可以在段内，也可以跨段(称段间转移)6.CISC和RISC的特点。随着计算机系统的复杂，要求计

37、算机指令系统的构造能使计算机的整体性能更快更稳定。在最初，人们采用的优化方法是增强计算机指令系统功能的方法，就是设置一些功能复杂的指令，把一些原来由软件实现的，常用的功能改用硬件的指令系统实现，以提高计算机的执行速度，这种计算机系统就被称为复杂指令系统计算机简称CISC。另一种优化方法是在80年代才发展起来的，其基本思想是尽量简化计算机指令功能，只保留那些功能简单、能在一个节拍内执行完成的指令，而把较复杂的功能用一段子程序来实现，这种计算机系统就被称为精简指令系统计算机，即Reduced Instruction Set Computer，简称RISC。第五章 中央处理器

38、1.CPU的基本功能、指令控制程序的顺序控制主要由PC及控制类指令的执行等实现。、操作控制由执行指令的一系列微操作信号进行控制。3、时间控制对各种操作实施时间上的控制主要由时序信号发生器等实现。、数据加工对数据实现算逻运算等地处理。2.CPU的基本组成和各组成部分的功能。现代CPU由运算器、控制器和Cache三大部分组成1运算器运算器是计算机中的执行部件，它接受控制器的命令而动作，从而完成对信息的加工和处理。运算器主要由算术逻辑单元(ALU)、累加寄存器(AC)、数据缓冲寄存器(DR)和状态条件寄存器(PSW)及通用寄存器组(REG)等组成,运算器有两个主要功能：执行所有的算术运算；执行所有的

39、逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。2控制器控制器主要由程序计数器(PC)、指令寄存器(IR)、 指令译码器、地址译码器、时序发生器和操作控制器等组成。控制器是计算机中发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。它接受来自主 存储器的指令，根据各条机器指令的不同功能和要求，正确地、严格地按照一定的时间次序为各个部件提供操作控制信号，并控制各个寄存器之间、CPU同主存及I/O设备之间的数据流向。3Cache为了进一步提高CPU的运行效率，目前的CPU内部通常会内置高速缓冲存储器。内置Cache的容量和结构对CPU的性能影响较大，一般容量越大越好。在许多高性能处理

40、器内部，一级缓存通常设置为两个，一个指令Cache，一个数据Cache，以减少取指令和读操作数的访问冲突，这种结构也叫哈佛结构。3.主要寄存器的作用CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果以及控制、状态信息，CPU中至少有六类寄存器。这些寄存器用来暂存一个计算机字。根据需要，可以扩充其数目。4.控制器的分类及原理。操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。1、硬布线控制器：采用时序逻辑来实现。2、微程序控制器：采用存储逻辑来实现。3、前两种方式的组合：时序逻辑与存储逻辑结合。5.用方框图语言表示指令周期（图5.14）。P181习题2、习题3

41、：6.微命令、微操作、微指令、微程序的概念。微操作的相容性和相控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令；而执行部件接受微命令后所进行的操作，叫做微操作。在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合，构成一条微指令。一条机器指令的功能是用许多条微指令组成的序列来实现的，这个微指令序列通常叫做微程序。7.微程序控制器原理。P1478.微命令的编码方法及特点。l 直接表示法 每一位代表一个微命令。优点：简单直观，输出直接用于控制；缺点：微指令字较长，控制存储器容量较大l 编码表示法 把一组相斥的微命令信号组成一个字段，然后通过字段译码器对每一个微指令

42、进行译码，译码输出作为操作控制信号。优点：可以用较小的二进制信息位表示较多的微命令信号；缺点：微程序执行速度稍慢。使用普遍l 混合表示法 把以上两种方法混合使用。9.并行性的基本概念，指令流水线的分类。l 包含两方面含义：（1）同时性（Simultaneity）：指两个或两个以上事件在同一时刻发生；（2）并发性（Concurrency）：指两个或两个以上事件在同一时间间隔内发生。取指令 译码 取操作数 执行 写回10.流水线中相关冲突及解决方法。l 资源相关：多条指令在同一时钟周期内争用同一功能部件解决：1，指令停拍 2 增设一个存储器，将指令和数据放在两个存储器中l 数据相关：由于多条指令重

43、叠处理，当后续指令所需的操作数刚好是前一指令的运算结果解决：设置若干运算结果混吃寄存器，暂时保留运算结果。l 控制相关：当执行转移指令时，一句转移条件产生结果，可能为顺序取下条指令；也可能转移到新的目标地址去指令，使流水线断流。 解决：1延迟转移 重排指令序列 ，先执行再转移 2转移预测 11.RISC机器的特征。RISC特点：一、简化的指令系统（指令较少、功能单一、寻址方式少、定长）；二、指令除LOAD/STORE外，均在一个TC内完成，采用流水技术；三、 以R-R方式工作，提高执行速度。第六章 总线系统1.总线的概念及分类，总路线的特性。总线（Bus）是计算机各种功能部件之间传送信息的公共

44、通信干线，它是由导线组成的传输线束， 按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。特性：物理特性，功能特性，电气特性，时间特性。2.总线结构的基本类型及特点。根据连接方式不同，单机系统中采用的总线结构有三种基本类型： 1. 单总线结构 2多总线结构 通过桥 ，cpu总线，系统总线，高速总线彼此相连3.总线接口的作用和功能。控制：控制外围设备缓冲：补偿设备速度上的差异状态：监视外围设备工作状态并保存状态信息转换：保证数据能在外围设备和之间正确传输整理：完成特殊功能程序中断：每当外围设备向请求某种动作时，发生一个中断请求4.

45、总线仲裁方式的分类及各种仲裁方式的特点。集中式仲裁：每个功能模块有两条总线连到总线控制器：总线请求信号线，总线授权信号线分布式总裁：不需要集中的总线仲裁器，每个主功能模块都有自己的总裁号和总裁器。5.总线数据传送模式及特点。读写操作：主方先以一个总线周期发出命令和从方地址，经过一定的延时再开始数据传送周期。块传送周期：只需给出块的起始地址，然后对固定块长度的数据一个接一个地读入或写出。写后读，读修改写操作：只给出地址一次，或先写后读，或先读后写。广播，广集：允许一个主方向多个从方写操作第七章 外围设备1.外围设备的功能，外围设备的基本组成及功能。存储：保存信息驱动：移动存储介质控制电路：向存储

46、介质发送数据或从存储介质接受数据2.外围设备的分类。输入输出设备，外存设备，数据通信设备，过程控制设备3.磁盘的分类及各种磁盘的特点，磁盘的技术指标。可换盘片和固定盘片可移动磁头和固定磁头指标：存储密度容量平均存取时间4.CD-ROM存储原理。光盘上的信息以坑点的形式分布，有坑点为.根据反射光的光强度变化读出信息Chapter1 计算机系统概述一、 计算机发展历程第一代1946-1957数据处理机 第二代1958-1964工业控制机 第三代1965-1971中小型计算机 第四代1972-1990微型计算机 第五代 单片计算机二、 计算机系统层次结构冯诺依曼机的主要设计思想：采用存储程序的方式，

47、编制好的程序和数据放在同意存储器中，计算机可以再无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示，指令在存储器中按执行顺序存放。(存储程序并按地址顺序执行)五层结构：5高级语言级-编译程序4汇编语言级-汇编程序3操作系统级-操作系统2一般机器级-微程序1逻辑电路级-硬件执行1 计算机硬件的基本组成运算器“算盘”、存储器“记忆”、控制器“发号施令”、适配器“转换器”、总线和输入/输出设备。存储程序并按地址顺序执行（冯诺依曼计算机工作原理）2计算机软件的分类各种服务性程序语言类程序操作系统数据库管理系统3计算机的工作过程收集信息、处理与存储信息、输出信息

48、三、 计算机的性能指标 吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量 响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量 主频：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率f叫CPU的主频CPU时钟周期：主频的倒数称为CPU时钟周期T，T=1/fCPI：表示每条指令的周期数，即执行一条指令所需的平均时钟周期数。CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数CPU执行时间：表示CPU执行一般程序所占用的CPU时间。CPU执行时间=CPU时钟周期数*CPU时钟周期MIPS：每秒百万指令数，即单位时间内执行的指令数。MIPS=

49、指令数/（程序执行时间*106）MFLOPS：每秒百万次浮点操作次数，用来衡量机器浮点操作的性能。MFLOPS=程序中的浮点操作次数/（程序执行时间*106）Chapter2数据的表示和运算一、 数制和编码1进位计数值及其相互转换2真值和机器数原码与补码互相转换“正数不变，负数取反+1” 移码1+0- 符号位，数位5校验码奇偶校验，只能检测出奇数个错误奇数1奇C=0，偶数1时偶C=0二、 定点数的表示和运算1定点数的表示2 定点数的运算加：X补+Y补=X+Y补 减：X-Y补=X补+-Y补 除：恢复余数法&加减交替法数的字长大于绝对值的现象叫做溢出。两种检测方法：第一种采用双符号位法“变形补码”

50、00正11负01正溢出10负溢出。另一种方法是单符号位法三、 浮点数的表示和运算1 浮点数的表示32位范围10-381038基数因数.尾数。32位1符号8阶码。 N=Re.M，E是阶码，e=E-1272 浮点数的加减运算10操作数检查2比较阶码大小完成对阶：小阶向大阶看齐尾数右移，阶码双符号位，尾数单符号位3尾数求和运算4结果规格化5舍入处理6溢出处理Chapter3 内部存储器一、 存储器的分类 分类方法：存储介质：半导体存储器和磁表面存储器存取方式：随机存储器和顺序存储器存储内容可变性：RAM和ROM信息易失性：易失性存储器&非系统中的作用：内部存储器和外部存储器；主存储器、高速缓冲存储器

51、、辅助存储器、控制存储器。二、 存储器的层次化结构1高速缓冲存储器（cache）、主存储器、外存储器2主存储器的技术指标 存储容量：指一个存储器中可以容纳的存储单元总数（1字节8位） 存取时间：又称存取访问时间，是指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。 存储周期：指连续启动两次读操作所需间隔的最小时间。/ns 存储器带宽：单位时间里存储器所存取的信息量。位/s、字节/s 存取时间、存储周期、存储器带宽三个概念反应了主存的速度指标三、 半导体随机存取存储器1SRAM存储器的工作原理 用一个锁存器作为存储元。只要直流供电电源一直夹在这个记忆电路上，它就无限期地保持记

52、忆的1状态或0状态。如果电源断电，那么存储的数据（1或0）就会丢失。2DRAM存储器的工作原理 读写周期、刷新周期、集中式刷新、异步式刷新SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储元是由一个MOS晶体管和电容器促成的记忆电路。SRAM的优点是存取速度快，但存储容量不如DRAM大。二者的优点是体积小，可靠性高，价格低廉，缺点是断电后不能保存信息。只读存储器和闪存存储器正好弥补了它们的缺点，即使断电也仍然保存原先写入的数据。特别是闪存存储器能提供高性能、低功耗、高可靠性以及移动性。四、 只读存储器 只读的意思是在它工作时只能读出，不能写入。然而其中存储的原始数

53、据，必须在它工作以前写入。ROM分掩模ROM和可编程ROM两类，后者又分为一次性变成的PROM和多次变成的EPROM和E2PROM。 掩模ROM实际上是一个存储内容固定的ROM，由生产厂家提供产品。 EPROM叫做光擦除可编程可读存储器。E2PROM也写成EEPROM，叫做电擦除可编程只读存储器。 FLASH存储器也翻译成闪存存储器，它是高密度非易失性的读写存储器。基本操作：编程读取擦除五、 主存储器与CPU的连接六、 双口RAM和多模块存储器 双端口存储器和多体交叉存储器，前者采用空间并行技术，后者采用时间并行技术。 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。 当

54、两个端口同时存取存储器同一存储单元时，便发生读写冲突。七、 高速缓冲存储器（Cache）命中率：Nc表示cache完成存取的总次数，Nm表示主存完 、成存取的总次数，h定义命中率，则h=Nc/(Nc+Nm) tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta=htc+(1-h)tm 设r=tm/tc表示主存慢于cache的倍率，e表示访问效率，则有e=tc/ta=1/(r+(1-r)h)1 程序访问的局部性程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。根据这一局部性

55、原理，把主存储器中访问概率最高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有则直接从Cache中读取；若没有再从主存中读取该数据，然后同时送往CPU和Cache。2Cache的基本工作原理当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块读出送到cache中。分配给cache的地址存放在一个相联存储器CAM中，它是按内容寻址的存储器。3Cache和主存之间的映射方式全相联映射方式直接映射方式组相联映射方式4Cache中主存块的替换算法最不经常使用LFU算法近期最少使用LRU算法随即替换5Cache写策略写回法：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。全写法：当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存内容的一致性。写一次法：写命中与写未命中的处理方