数字电路组合逻辑电路中的竞争与冒险ppt课件_第1页
数字电路组合逻辑电路中的竞争与冒险ppt课件_第2页
数字电路组合逻辑电路中的竞争与冒险ppt课件_第3页
数字电路组合逻辑电路中的竞争与冒险ppt课件_第4页
数字电路组合逻辑电路中的竞争与冒险ppt课件_第5页
已阅读5页,还剩13页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、4.5 4.5 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.5.1 4.5.1 竞争冒险景象及其缘由竞争冒险景象及其缘由 4.5.2 4.5.2 逻辑冒险的检查和消除逻辑冒险的检查和消除 4.5.3 功能冒险的消除功能冒险的消除 & 1 G2 G1 A A F (b) (a) A 产生正跳变脉冲的竞争冒险产生正跳变脉冲的竞争冒险4.5.1 竞争冒险景象及其竞争冒险景象及其缘由缘由AAF 竞争:在组合电路中,信号经由不同的途径到达某一会合点竞争:在组合电路中,信号经由不同的途径到达某一会合点的时间有先有后的景象的时间有先有后的景象; ;如门的延迟时间为如门的延迟时间为0 0,那么输出那么

2、输出 F F恒为逻辑恒为逻辑0 0。 如门的延迟时间不为如门的延迟时间不为0 0:那么由于那么由于G1G1的延迟,的延迟,A A的下降沿要滞后于的下降沿要滞后于A A的的上升沿,最后在输出端上升沿,最后在输出端产生尖脉冲。产生尖脉冲。 冒险:由于竞争而引起电路输出发生瞬间错误。表现为输出冒险:由于竞争而引起电路输出发生瞬间错误。表现为输出端出现了原设计中没有的窄脉冲毛刺。端出现了原设计中没有的窄脉冲毛刺。11,AAFCBCAABF时,当例例如如:AFdegtpd21G21&ACBF&dgeG1G3G4 信号经过任何逻辑门电路时都会有一定的延迟信号经过任何逻辑门电路时都会有一定的延迟所以假设信号

3、从输入到输出的过程中,在不同通路上经过的所以假设信号从输入到输出的过程中,在不同通路上经过的门的级数不同,或者各个门电路平均延迟时间不同,就存在门的级数不同,或者各个门电路平均延迟时间不同,就存在着竞争,并能够出现冒险。着竞争,并能够出现冒险。竞争冒险就是因信号传输延迟时间不同,而引起输出逻辑竞争冒险就是因信号传输延迟时间不同,而引起输出逻辑错误的景象。错误的景象。4.5.1 竞争冒险的景象及其缘由竞争冒险的景象及其缘由 ABF门的延迟表示图 & 1 G2 G1 A A L (b) (a) A 产生正跳变脉冲的竞争冒险产生正跳变脉冲的竞争冒险 1 1 G2 G1 A A F (b) (a) A

4、 产生负跳变脉冲的竞争冒险产生负跳变脉冲的竞争冒险 & & G4 G1 A A F (b) (a) & & B B G2 G3 有竞争无冒险有竞争无冒险AAFA AA A F FA AA A F F 4.5.2 逻辑冒险的检查与消除方法逻辑冒险的检查与消除方法 逻辑冒险是指只需一个输入逻辑变量发生变化所产逻辑冒险是指只需一个输入逻辑变量发生变化所产生的冒险生的冒险 代数法检查代数法检查 检查表达式能否可在一定条件下成为检查表达式能否可在一定条件下成为 卡诺图检查卡诺图检查 察看能否存在察看能否存在“相切的卡诺圈相切的卡诺圈 画卡诺图,并按原表达式方式画出合并圈画卡诺图,并按原表达式方式画出合并

5、圈 察看两个合并圈之间能否有相邻最小项察看两个合并圈之间能否有相邻最小项相切相切XXX X或者的形式是否可能产生试判断电路ACBACAF例例:逻辑冒险逻辑冒险解:变量A和C具备竞争的条件, 应分别进展检查。 检查检查C:11100100ABABABABCFCFFCF1 C发生变化时不会产生险象发生变化时不会产生险象. 4.5.2 4.5.2 逻辑冒险的检查与消除方法逻辑冒险的检查与消除方法 检查A:11100100BCBCBCBCAAFAFAFAF 当当B=C=1时时, A的变化能够使电路产生险象的变化能够使电路产生险象. 4.5.2 4.5.2 逻辑冒险的检查与消除方法逻辑冒险的检查与消除方

6、法 的卡诺图中,在电路CABCADAF例:例:,不被同一卡诺圈所包含与相邻最小项DCABDCBA因此当因此当BD=1,C0时,电路能够由于时,电路能够由于A的变的变化而产生险象。化而产生险象。00 01 11 1000011110ABCD11111111 4.5.2 4.5.2 逻辑冒险的检查与消除方法逻辑冒险的检查与消除方法 4.5.2 4.5.2 逻辑冒险的检查与消除方法逻辑冒险的检查与消除方法 添加冗余项添加冗余项 代数法代数法 卡诺图卡诺图 添加惯性延时电路添加惯性延时电路 用选通脉冲时间门取样用选通脉冲时间门取样代数法消除逻辑冒险代数法消除逻辑冒险例:原电路对应的函数表达式为例:原电

7、路对应的函数表达式为FABAC,当B=C=1时,F=A+A,有冒险根据公式根据公式添加冗余项添加冗余项BC,有,有BCCAABFCAABBCCAABB=C=1时时, 函数由函数由FAA变成了变成了F1消除逻辑冒险后的电路消除逻辑冒险后的电路用卡诺图消除逻辑冒险用卡诺图消除逻辑冒险卡诺图中添加冗余圈以消除卡诺图中添加冗余圈以消除“相切相切00 01 11 1000011110ABCD1111110100010000添加乘积添加乘积( (冗余冗余) )项项 CBACL ABCBACL 消除了消除了C C跳变时对输出形状的影响,从而消除了冒险。跳变时对输出形状的影响,从而消除了冒险。 当当A= B

8、= 1A= B = 1时,时, G4 G2 G1 G3 A AC CB C B (a) 1 1 & & L=AC+BC B A C C A C B CAL 图 3.5.2 1 & G4 G2 G1 G3 G5 A A C C B LA CB CA B 1 & & 图图3.5.311G5G5输出为输出为1 1, G4G4输出亦为输出亦为1 1 ;用惯性延时电路消除逻辑冒险用惯性延时电路消除逻辑冒险在电路的输出端衔接一个惯性延时环节,通在电路的输出端衔接一个惯性延时环节,通常是常是RCRC滤波器。滤波器。组合电路x1x2xnFFCRFtFt电容器容量为电容器容量为420pF之间之间4.5.3 功能冒险的消除方法功能冒险的消除方法 1. 1. 惯性延迟惯性延迟 LC(a)(b)RoL420pF 输出端电容器致使输出波形上升沿和下降沿变化变输出端电容器致使输出波形上升沿和下降沿变化变慢,可对于很窄的负跳变脉冲起到平滑的作用,但慢,可对于很窄的负跳变脉冲起到平滑的作用,但也降低了电路任务速度也降低了电路任务速度2. 2. 时间门选通时间门选通本章小结本章小结 组合电路组合电路 设计设计 分析分析 冒险冒险 常用中规模组件常用中规模组件 编码器编码器 译码器译码器 运算电路:加法器运算电路:加法器 比较器比较器 数据选择器数据选择器补充题:补充题:运用运用74LS74LS设计地址译码器

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论