计算组成原理考试复习

1、计算机组成原理知识串讲2关于考试关于考试2 满分：满分：100分分 时间：时间：120分钟分钟 题型和分值：题型和分值：v一、填空题：一、填空题：15个，个，15分分v二、选择题：二、选择题：15个，个，15分分v三、简答题：三、简答题：4个，个，16分分v四、计算题：四、计算题：2个，个，24分分v五、分析题：五、分析题：1个，个，14分分v六、设计题：六、设计题：1个，个，16分分3各章复习重点各章复习重点3n概论概论 n系统总线系统总线 n存储器存储器 n输入输出系统输入输出系统 n计算机的运算方法计算机的运算方法 n指令系统指令系统 nCPU的结构和功能的结构和功能 n控制单元控制单元

2、 第1-2章 概论v1、计算机系统的层次结构、计算机系统的层次结构（理解）（理解）4 用编译程序翻译成汇编语言程序用汇编程序翻译成机器语言程序用机器语言解释操作系统用微指令解释机器指令由硬件直接执行微指令软件硬件虚拟机器 M4虚拟机器 M3虚拟机器 M2实际机器 M1微程序机器 M0第1-2章 概论v2、冯诺依曼计算机的特点、冯诺依曼计算机的特点（掌握）（掌握）51. 计算机由五大部件组成计算机由五大部件组成3. 指令和数据用二进制表示指令和数据用二进制表示4. 指令由操作码和地址码组成指令由操作码和地址码组成6. 以运算器为中心以运算器为中心2. 指令和数据以同等地位存于存储器，指令和数据以

3、同等地位存于存储器， 可按地址寻访可按地址寻访5. 存储程序存储程序 按顺序存放按顺序存放第1-2章 概论v3、计算机的硬件框图、计算机的硬件框图（了解）（了解）（1）典型的冯诺依曼计算机结构）典型的冯诺依曼计算机结构6存储器输入设备运算器控制器输出设备第1-2章 概论v3、计算机的硬件框图、计算机的硬件框图（2）以存储器为中心的计算机结构）以存储器为中心的计算机结构7程序存储器输出设备输入设备运算器控制器数据结果计算第1-2章 概论v3、计算机的硬件框图、计算机的硬件框图（3）现代计算机的组成）现代计算机的组成8ALUCPU主机I/O设备CU主存第1-2章 概论v4、计算机硬件的主要技术指标

4、、计算机硬件的主要技术指标（掌握）（掌握）（1）机器字长：）机器字长：CPU 一次能处理数据的位数，与一次能处理数据的位数，与 CPU 中的中的 寄存器位数寄存器位数 有关有关（2）存储容量：）存储容量：存放二进制信息的总位数存放二进制信息的总位数 两种方法：两种方法：存储单元个数存储单元个数 存储字长：存储字长：64K 32位位 字节数：字节数：221 = 256KB（3）运算速度：）运算速度：n主频：指CPU的时钟频率，目前以GHz为主流。n时钟周期：计算机内操作的最基本时间单位，数值上=主频倒数。nCPI：执行一条指令所需的时钟周期数。nMIPS：每秒执行百万条指令。nFLOPS：每秒浮

5、点运算次数。9第3章 系统总线v1 1、总线的定义、总线的定义（掌握）（掌握） 总线是连接各个部件的信息传输线，是总线是连接各个部件的信息传输线，是 各个部件共享的各个部件共享的传输介质，具有分时、共享的特点。传输介质，具有分时、共享的特点。v2 2、总线分类、总线分类（掌握）（掌握）（1）片内总线：）片内总线：芯片内部芯片内部 的总线的总线（2）系统总线：）系统总线：计算机各部件之间计算机各部件之间 的信息传输线，根据系的信息传输线，根据系统总线传输信息的不同，分为统总线传输信息的不同，分为数据总线、地址总线和控制总数据总线、地址总线和控制总线线。（3）通信总线：）通信总线：用于用于 计算机

6、系统之间计算机系统之间 或或 计算机系统与其他计算机系统与其他系统（如控制仪表、移动通信等）之间的通信。系统（如控制仪表、移动通信等）之间的通信。10第3章 系统总线v3 3、总线性能指标、总线性能指标（掌握）（掌握）（1 1）总线宽度：）总线宽度：数据线数据线 的根数的根数（2 2）总线传输周期：）总线传输周期：一次总线操作所需时间，总线周期一次总线操作所需时间，总线周期（3 3）总线工作频率：）总线工作频率：总线操作频率，每秒内传送几次数据总线操作频率，每秒内传送几次数据（4 4）总线带宽：）总线带宽：每秒传输的最大字节数（每秒传输的最大字节数（MBpsMBps） 总线带宽总线带宽= =总

7、线宽度总线工作频率总线宽度总线工作频率v4 4、总线结构及优缺点、总线结构及优缺点（了解）（了解）（1 1）单总线结构）单总线结构（2 2）双总线结构）双总线结构（3 3）三总线结构）三总线结构（4 4）四总线结构）四总线结构11第3章 系统总线v5 5、总线控制、总线控制（掌握）（掌握）v掌握掌握3 3种集中式控制方式的工作原理及优缺点种集中式控制方式的工作原理及优缺点12总线判优控制分布式集中式链式查询计数器定时查询独立请求方式(1)链式查询方式链式查询方式总线控制部件I/O接口0BSBRI/O接口1I/O接口nBG数据线地址线BS 总线忙BR总线请求BG总线同意I/O接口1(1)链式查询

8、方式的特点v控制线3根： 总线状态BS，总线请求BR，总线同意BGv仲裁过程：监控总线状态，发总线请求，等待总线同意，置总线状态v优点：结构简单，易扩展v缺点：响应慢；优先级固定; 单点故障敏感； 饥饿现象； 0BS 总线忙BR总线请求总线控制部件数据线地址线I/O接口0BSBRI/O接口1I/O接口n设备地址(2)计数器定时查询方式计数器定时查询方式I/O接口1 计数器设备地址 1v控制线=2+ log2n 根：总线状态BS、总线请求BR、设备地址线v仲裁过程：总线授权通过设备地址计数来判别v优点：优先级可变化; 故障不敏感；v缺点：控制线数增多；响应慢；难扩展；控制复杂。(2)计数器定时查

9、询方式特点计数器定时查询方式特点排队器排队器(3)独立请求方式独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口nBR0 BG0BR1BG1BRnBGnBG总线同意BR总线请求v控制线2n根：总线请求BR、总线同意BG，无总线状态信号v仲裁过程：总线请求，等待总线同意v优点：响应快；优先级可灵活变化; 故障不敏感；扩展容易。v缺点：控制线数增多；控制复杂。(3)独立请求方式特点独立请求方式特点三种方式比较第3章 系统总线v6 6、总线通信方式、总线通信方式（了解）（了解）20由 统一时标统一时标 控制数据传送充分 挖掘 系统 总线每个瞬间 的 潜力同步通信 异步通信 半同步

10、通信 分离式通信 采用 应答方式应答方式 ，没有公共时钟标准三种应答方式：互锁、半互锁、不互锁同步、异步结合同步、异步结合第4章 存储器v1 1、存储器的分类、存储器的分类（了解）（了解）（1 1）按存储介质分：）按存储介质分：半导体存储器、磁表面存储器、磁芯半导体存储器、磁表面存储器、磁芯存储器、光盘存储器存储器、光盘存储器（2 2）按存取方式分：）按存取方式分：随机存储器、只读存储器、串行访问随机存储器、只读存储器、串行访问（3 3）按在计算机的作用分：）按在计算机的作用分：21磁盘、磁带、光盘、磁盘阵列、网络存储系统等 高速缓冲存储器（Cache）存储器主存储器辅助存储器MROMPROM

11、EPROMEEPROMRAMROM静态 RAM动态 RAM第4章 存储器v2 2、存储器的层次结构、存储器的层次结构（掌握）（掌握）v 三级存储架构：三级存储架构：高速缓存，主存储器，辅存存储器高速缓存，主存储器，辅存存储器22存储器作用性能种类cache存储当前经常使用的程序和数据高速存取指令和数据速度快容量小半导体主存存放当前使用的程序和数据，能和cache交换数据和指令中间半导体辅存存放大量的后备程序和数据容量大成本低磁盘磁带光盘23第4章 存储器v3 3、大端方式和小端方式、大端方式和小端方式（了解）（了解）23【例】按大端、小端方式将0 x 12345678存入存储器字地址字节地址1

12、11098765478563412840字地址字节地址12345678840大端方式大端方式(Big Endian)：最高位字节存放在最低位地址，内存从最低地址开始按顺序存放（高位数字先写）。小端方式小端方式(Little Endian)：最低位字节存放在最低位地址，内存从最低地址开始按顺序存放（低位数字先写）。第4章 存储器v4 4、主存技术指标、主存技术指标（掌握）（掌握）24(2) 存储速度(1) 存储容量(3) 存储器的带宽主存 存放二进制代码的总位数存放二进制代码的总位数 读出时间 写入时间 存储器的 访问时间访问时间 存取时间 存取周期 读周期 写周期单位时间内存储器存取的信息量单

13、位时间内存储器存取的信息量位位/ /秒秒第4章 存储器v5 5、半导体存储芯片的基本结构、半导体存储芯片的基本结构（掌握）（掌握）25译码驱动存储矩阵读写电路片选线读/写控制线地址线数据线芯片容量1K4位地址线（单向）数据线（双向）104片选线读/写控制线（低电平写 高电平读）（允许读）WE（允许写）OECSCE第4章 存储器v6 6、半导体存储器的译码驱动方式、半导体存储器的译码驱动方式（掌握）（掌握）v （1 1）线选法）线选法260,015,015,70,7 读/写控制电路 地址译码器 字线015168矩阵07D07D 位线 读 / 写选通A3A2A1A000000,00,7007D07

14、D 读 / 写选通 读/写控制电路 第4章 存储器v （2 2）重合法）重合法27A3A2A1A0A40,310,031,031,31 Y 地址译码器 X地址译码器 3232 矩阵A9I/OA8A7A56AY0Y31X0X31D读/写00000000000,031,00,31I/OD0,0读第4章 存储器v7 7、静态、静态RAMRAM：双稳态触发器：双稳态触发器（了解）（了解）v8 8、动态、动态RAMRAM：电容：电容（了解）（了解）v9 9、动态、动态RAMRAM的刷新的刷新（掌握）（掌握）v （1 1）集中刷新）集中刷新v （2 2）分散刷新）分散刷新v （3 3）异步刷新）异步刷新2

15、8 (4) 动态 RAM 刷新 集中刷新 （存取周期为0.5 s ）“死时间率” 为 128/4 000 100% = 3.2%“死区” 为 0.5 s 128 = 64 s 周期序号地址序号tc0123871 387201tctctctc3999V W01127读/写或维持刷新读/写或维持3872 个周期（1936 s） 128个周期（64 s） 刷新时间间隔 （2 ms）刷新序号tcXtcY 以128 128 矩阵为例tC = tM + tR读写 刷新无 “死区” 分散刷新（存取周期为1 s ）(存取周期为 0.5 s + 0.5 s )以 128 128 矩阵为例W/RREF0W/RtR

16、tMtCREF126REF127REFW/RW/RW/RW/R刷新间隔 128 个存取周期 分散刷新与集中刷新相结合（异步刷新）对于 128 128 的存储芯片（存取周期为 0.5 s ）将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “死区死区”“死区” 为 0.5 s 若每隔 15.6 s 刷新一行每行每隔 2 ms 刷新一次第4章 存储器v1010、存储器与、存储器与CPUCPU的连接的连接（掌握）（掌握）32 用 1K 4位 存储芯片组成 1K 8位 的存储器？片 (1) 位扩展位扩展（增加存储字长）10根地址线8根数据线2片DDD0479AA021142114C

17、SWE第4章 存储器v1010、存储器与、存储器与CPUCPU的连接的连接33 (2) 字扩展字扩展（增加存储字的数量） 用 1K 8位 存储芯片组成 2K 8位 的存储器11根地址线8根数据线？片2片1K 8位1K 8位D7D0WEA1A0A9CS0A10 1CS1第4章 存储器34 (3) 字、位扩展字、位扩展用 1K 4位 存储芯片组成 4K 8位 的存储器8根数据线12根地址线8片A8A9A0.D7D0A11A10CS0CS1CS2CS3片选译码1K41K41K41K41K41K41K41K4WE第第4章章 存储器存储器例4.1 解: (1) 写出对应的二进制地址码(2) 确定芯片的数

18、量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位1K8位RAM2片1K4位ROM1片 2K8位(3) 分配地址线A10 A0 接 2K 8位 ROM 的地址线A9 A0 接 1K 4位 RAM 的地址线(4) 确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10

19、A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位1片 ROM1K 4位2片RAM 2K 8位 ROM 1K 4位 RAM1K 4位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例 4.1 CPU 与存储器的连接图(1) 写出对应的二进制地址码例4.2 假设同前，要求最小 4K为系统 程序区，相邻 8K为用户程序区。(2) 确定芯片的数量及类型(3

20、) 分配地址线(4) 确定片选信号1片 4K 8位 ROM 2片 4K 8位 RAMA11 A0 接 ROM 和 RAM 的地址线例 4.3 设 CPU 有 20 根地址线，8 根数据线。 并用 IO/M 作访存控制信号。RD 为读命令， WR 为写命令。现有 2764 EPROM ( 8K 8位 ), 外特性如下：用 138 译码器及其他门电路（门电路自定）画出 CPU和 2764 的连接图。要求地址为 F0000HFFFFFH , 并写出每片 2764 的地址范围。D7D0CEOECE片选信号OE允许输出PGM可编程端PGMA0A12第4章 存储器v1111、存储器的校验、存储器的校验v（

21、1 1）奇偶校验码）奇偶校验码（掌握）（掌握）v（2 2）海明码）海明码（了解）（了解）v1212、多体交叉存储器、多体交叉存储器（掌握）（掌握）413. 多体并行系统(1) 高位交叉 M0M1M2M3体内地址体号体号地址00 000000 000100 111101 000001 000101 111110 000010 000110 111111 000011 000111 1111顺序编址 高位交叉结构高位交叉结构v特点：某个模块进行存取时，其他模块不工作。v优点：某一模块出现故障时，其他模块可以照常某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。工作，通

22、过增添模块来扩充存储器容量比较方便。v缺点：各模块串行工作，存储器的带宽受到了限各模块串行工作，存储器的带宽受到了限制。制。M0M1M2M3体号体内地址地址0000 000000 010000 100000 110001 000001 010001 100001 111111 001111 011111 101111 11(2) 低位交叉各个体轮流编址低位交叉结构低位交叉结构v特点：连续地址分布在相邻的不同模块内，同一个模块内的地址是不连续的。v优点：对连续字的成块传送可实现多模块流水式对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。并行存取，大大提高存储器的带宽。v缺点：

23、连续存取时各模块都要工作。连续存取时各模块都要工作。v适用于成批数据的读取。适用于成批数据的读取。低位交叉的特点在不改变存取周期的前提下，增加存储器的带宽在不改变存取周期的前提下，增加存储器的带宽时间 单体访存周期 单体访存周期启动存储体 0启动存储体 1启动存储体 2启动存储体 3 设四体低位交叉存储器，存取周期为T，总线传输周期为，为实现流水线方式存取，应满足 T 4。连续读取 4 个字所需的时间为 T(4 1)【例】 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。若连续读出8个字和8

24、00个字，问顺序存储器和交叉存储器的带宽各是多少?解：(1)顺序存储器和交叉存储器连续读出x=8个字的信息总量是： q=64bit8=512bitl 顺序存储器和交叉存储器连续读出8个字所需的时间分别是： t顺序=x T=8200ns=1600ns=1.610-6s; t交叉=T+(x-1)=200ns+750ns=550ns=5.510-7s; l 顺序存储器和交叉存储器的带宽分别是： W顺序=q/t顺序=512b(1.610-6)s=320106b/s=320Mb/s ; W交叉=q/t交叉=512b(5.510-7)s=931106b/s=931Mb/s;(2)顺序存储器和交叉存储器连续

25、读出x=800个字的信息总量是： q=64bit800=51200bitl顺序存储器和交叉存储器连续读出800个字所需的时间分别是： t顺序=x T=800200ns=160000ns=1.610-4s; t交叉=T+(x-1)=200ns+79950ns=40150ns=4.01510-5s; l顺序存储器和交叉存储器的带宽分别是： W顺序=q/t顺序=51200b(1.610-4)s=320106b/s=320Mb/sW交叉=q/t交叉=51200b(4.01510-5)s=1275.2106b/s=1275.2Mb/s第4章 存储器13、cache的工作原理（掌握）（1）cache的基本

26、结构v将Cache和主存分成若干大小相等的块，每块由若干字组成。因cache容量远小于主存，它保存的信息只是主存中部分块的副本。v设主存有2n个字，地址n位，将其分为M=2m块（block），每块B=2b个字。即主存地址n=m+b，高m位表主存块地址，低b位表块内地址。vCache地址为（c+b），高c位是cache块地址，cache总块数C=2c，低b位是块内地址，每块B=2b个字。 Cache块内字数与主存块内字数相同。第第4章章 存储器存储器(2) 主存和缓存的编址主存和缓存的编址主存和缓存按块存储 块的大小相同B 为块长主存块号主存储器012m1字块 0字块 1字块 M1主存块号块内地

27、址m位b位n位M块B个字缓存块号 块内地址c位b位C块B个字字块 0字块 1字块 C1012c1标记Cache缓存块号主存字块标记，用来表主存字块标记，用来表示当前存放的是哪一个示当前存放的是哪一个主存块，该标记的内容主存块，该标记的内容相当于主存块的编号相当于主存块的编号【例】CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns，求Cache-主存系统的命中率、平均访问时间、效率，以及采用Cache后存储器性能提高多少？解：(1)命中率：1900/(1900+100)=0.95(2)平均访问时间：

28、50ns0.95+250ns(1-0.95)=60ns(3)效率：50ns/60ns=83.3%(4)性能提高：250ns/60ns-1=3.17倍第第4章章 存储器存储器(3)Cache 的的 写写 操作操作vCache的写入通常有两种方式：v第一种方式是暂时只向cache写入，并用标志位（脏位dirty）加以说明，直到经过修改的字块被从cache中替换出来时才一次写入主存，这种方式称为写回法（write-back）。v第二种方式是每次写入cache时也同时写入主存，使cache和主存保持一致，称写直达法、全写法（write-through）。第第4章章 存储器存储器(4)Cache-主存的

29、地址映射主存的地址映射v常用的三种地址映射方式： 直接映射、全相联映射、组相联映射第第4章章 存储器存储器假设：Cache：8块=23，每块4个字=22，地址：c+b=3+2主存：256块=28，每块4个字=22，主存地址：m+b=8+2主存分32区=25，每区8块=23，主存地址：t+c+b=5+3+2主存块标记：主存高t位有效位：1位直接映射规则：将主存按cache块数分区，各区中相同序号的块只能映射到cache中相应序号的块中。Cache第0块：可与32个区中的第0块对应（1 vs 32）主存第0块：只能与cache的第0块对应（1 Vs 1）i = j mod 8第i块第j块第第4章章

30、 存储器存储器【例】假设主存容量为512KB，cache容量为4KB，每个字块为16个字，每个字为32位。v（1）cache地址有多少位？可容纳多少块？v（2）主存地址有多少位？可容纳多少块？v（3）在直接映射方式下，主存的第几块映射到cache中的第5块（设起始字块为第1块）v（4）画出直接映射方式下的主存地址字段中各段的位数。4.3第第4章章 存储器存储器【例】假设主存容量为512KB，cache容量为4KB，每个字块为16个字，每个字为32位。v（1）cache地址有多少位？可容纳多少块？【解】 （1）cache容量为4KB=212B，即cache地址为12位，c+b=12。每个字32位

31、=4B，每个字块为16个字，则每字块164B=26B，则每个字块的块内地址为6位，即b=6。c=12-b=6，C=26=64块。4.3第第4章章 存储器存储器【例】假设主存容量为512KB，cache容量为4KB，每个字块为16个字，每个字为32位。v（2）主存地址有多少位？可容纳多少块？【解】 （2）主存容量512KB=219B，即主存地址为19位。m=19-b=13。M=213=8192块。4.3第第4章章 存储器存储器【例】假设主存容量为512KB，cache容量为4KB，每个字块为16个字，每个字为32位。v（3）在直接映射方式下，主存的第几块映射到cache中的第5块（设起始字块为第

32、1块）【解】（3）i = j mod C i是cache的字块号，j是主存的字块号，C为Cache 的字块数量为26=64块，主存的字块数量为213=8192块。i=5，主存的字块数分别是5，64+5，(27-1)26+5，共128个块。4.3第第4章章 存储器存储器【例】假设主存容量为512KB，cache容量为4KB，每个字块为16个字，每个字为32位。v（4）画出直接映射方式下的主存地址字段中各段的位数。【解】m=13，c=6，b=6，即得到t=7位。 主存地址为：4.3主存字块标记Cache字块地址字块内地址7位6位6位第第4章章 存储器存储器全相联映射示意图假设：Cache：8块=2

33、3，每块4个字=22，地址：c+b=3+2主存：256块=28，每块4个字=22，主存地址：m+b=8+2主存块标记：主存高m位有效位：1位全相联映射规则：主存中任一个块可映射到cache中任一块的位置。Cache第0块：可与256块中的任一块对应（1 vs 256）主存第0块：可与cache中的任一块对应（1 Vs 8）第第4章章 存储器存储器01234567组相联映射示意图4.3组相联映射规则：将主存按cache组数分区，各区中相同序号的块能映射到cache中相应序号的组中任意块位置。Cache第0组任意块：可与64个区中的第0块对应（1 vs 64）主存第0块：只能与cache第0组内的

34、任一块位置对应（1 Vs 2）i = j mod 4第i组第j块假设：Cache：8块=23，4组=22，每组2块=21，每块4字=22，地址：q+r+b=2+1+2主存：256块=28，每块4个字=22，主存地址：m+b=8+2主存分64区=26，每区4块=22，主存地址：s+q+b=6+2+2主存块标记：主存高s位有效位：1位0123组第第4章章 存储器存储器10第5章 输入输出系统v5.1 5.1 概述概述v5.2 IO5.2 IO设备设备v5.3 IO5.3 IO接口接口v5.4 5.4 程序查询方式程序查询方式v5.5 5.5 程序中断方式程序中断方式v5.6 DMA5.6 DMA方

35、式方式v题型：填空、选择、简答题型：填空、选择、简答66三种方式的 CPU 工作效率比较存取周期结束CPU 执行现行程序CPU 执行现行程序DMA请求启动I/OI/O准备I/O准备一个存取周期实现I/O与主存之间的传送CPU 执行现行程序CPU查询等待并传输I/O数据CPU 执行现行程序启动I/OI/O 准备及传送指令执行周期结束CPU 执行现行程序CPU 执行现行程序启动I/O中断请求I/O准备I/O准备CPU 处理中断服务程序实现 I/O 与主机之间的传送间断启动I/O启动I/OI/O准备中断请求启动I/OI/O准备一个存取周期DMA请求程序查询方式程序中断方式DMA 方式I/O 准备及传

36、送间断I/O准备I/O准备第6章 计算机的运算方法v6.1 6.1 无符号数和有符号数无符号数和有符号数v6.2 6.2 数的定点表示和浮点表示数的定点表示和浮点表示v6.3 6.3 定点运算定点运算v6.4 6.4 浮点四则运算浮点四则运算v6.5 6.5 算术逻辑单元算术逻辑单元v题型：填空、选择、简答、计算题型：填空、选择、简答、计算68第6章 计算机的运算方法v1 1、几个概念（定义、求解、范围、特点、区别）、几个概念（定义、求解、范围、特点、区别）无符号数、有符号数、真值、机器数、原码、反码、补码、无符号数、有符号数、真值、机器数、原码、反码、补码、移码、阶码、尾数、基数、规格化移码

37、、阶码、尾数、基数、规格化v2 2、定点整数、小数的表示及表示范围、定点整数、小数的表示及表示范围v3 3、浮点数的表示及表示范围（最大、浮点数的表示及表示范围（最大/ /小正小正/ /负数负数) )v4 4、浮点数的规格化、浮点数的规格化v（1 1）原码：尾数最高有效位为）原码：尾数最高有效位为1 1v（2 2）补码：尾数最高有效位与符号位不同）补码：尾数最高有效位与符号位不同v（3 3）若基数不同，则最高有效位做相应变化。）若基数不同，则最高有效位做相应变化。69r = 2尾数最高位为 1r = 4尾数最高 2 位不全为 0r = 8尾数最高 3 位不全为 0第6章 计算机的运算方法v5

38、5、算术移位运算、算术移位运算70符号位不变1右移 添 1左移 添 00反 码补 码原 码负数0原码、补码、反码正数添补代码码 制第6章 计算机的运算方法v6 6、逻辑移位、逻辑移位71逻辑左移逻辑右移低位添 0，高位移丢高位添 0，低位移丢例如 01010011逻辑左移10100110逻辑右移01011001算术左移算术右移0010011000101001（补码）7、补码加减运算、补码加减运算(1) 加法 (2) 减法 整数 A补 + B补= A+B补（mod 2n+1）小数 A补 + B补= A+B补（mod 2）AB = A+(B )整数 A B补= A+(B )补= A补 + B补(m

39、od 2n+1)小数 A B补= A+(B )补(mod 2)连同符号位一起相加，符号位产生的进位自然丢掉= A补 + B补6.3第第6章章 计算机的运算方法计算机的运算方法解：A补B补A补 + B补+= 0 . 1 0 1 1= 1 . 1 0 1 1= 1 0 . 0 1 1 0 = A + B补验证【例】设 A = 0.1011，B = 0.0101求 A + B补0.1011 0.01010.0110 A + B = 0 . 0 1 1 0第第6章章 计算机的运算方法计算机的运算方法设机器数字长为 8 位（含 1 位符号位）且 A = 15， B = 24，用补码求 A B解： A =

40、 15 = 0001111B = 24= 0011000A补 + B补+A补= 0, 0001111 B补= 1, 1101000= 1, 1110111= A B补B补 = 0, 0011000【例】8、 溢出判断溢出判断(1) 一位符号位判溢出一位符号位判溢出参加操作的参加操作的 两个数（减法时即为被减数和两个数（减法时即为被减数和“求补求补”以后的减数）符号相同，其结果的符号与原操作以后的减数）符号相同，其结果的符号与原操作数的符号不同，即为溢出数的符号不同，即为溢出。第第6章章 计算机的运算方法计算机的运算方法(2) 两位符号位判溢出两位符号位判溢出结果的双符号位结果的双符号位 相同相

41、同 未溢出未溢出结果的双符号位结果的双符号位 不同不同 溢出溢出最高符号位最高符号位 代表其代表其 真正的符号真正的符号00, 11, 10, 01, 【例】已知x=+11/16，y=+7/16，用变形补码求x+yv解：因为x=+11/16 =0.1011，y=+7/16=0.0111 所以x补=00.1011，y补=00.0111 x+y补=x补=00.1011 +y补=00.0111 01.0010符号位为“01”，表示溢出，因第1位符号位为“0”，表示结果的真正符号为正，“01”表示正溢出。v9 9、乘法、乘法（了解）（了解）乘法运算用加法和移位来实现乘法运算用加法和移位来实现, ,原码

42、原码一位乘参见一位乘参见P245P245例例6.176.17，BoothBooth比较法参见比较法参见P254P254例例6.216.21。v1010、除法、除法（了解）（了解）第第6章章 计算机的运算方法计算机的运算方法第6章 计算机的运算方法v1111、浮点加减运算、浮点加减运算（1 1）对阶：小阶向大阶看齐）对阶：小阶向大阶看齐（2 2）尾数相加）尾数相加（3 3）尾数规格化：）尾数规格化： 左规（左规（00.0, 11.1） 右规（右规（10., 10.）（4 4）舍入：）舍入： 0 0舍舍1 1入法入法 恒置恒置1 1法法（5 5）溢出判断：阶码符号出现）溢出判断：阶码符号出现01,

43、01,时为上溢，需作溢时为上溢，需作溢出处理。出处理。76【例】 x = 0.1101 210 y = 0.1011 201求 x +y（除阶符、数符外，阶码取 3 位，尾数取 6 位） 解：x补 = 00, 010; 00. 110100y补 = 00, 001; 00. 101100 对阶 尾数求和j补 = jx补 jy补 = 00, 010 11, 111100, 001阶差为 +1 Sy 1, jy+1 y补 = 00, 010; 00. 010110Sx补 = 00. 110100Sy补 = 00. 010110对阶后的Sy补01. 001010+尾数溢出需右规第第6章章 计算机的运

44、算方法计算机的运算方法 右规x +y补 = 00, 010; 01. 001010 x +y补 = 00, 011; 00. 100101右规后 x +y = 0. 100101 2114. 舍入在 对阶 和 右规 过程中，可能出现 尾数末位丢失引起误差，需考虑舍入(1) 0 舍 1 入法 (2) 恒置 “1” 法第第6章章 计算机的运算方法计算机的运算方法【例】x = ( )2-5 y = () 2-4 5878求 x y（除阶符、数符外，阶码取 3 位，尾数取 6 位）解：x补 = 11, 011; 11. 011000y补 = 11, 100; 00. 111000 对阶j补 = jx补

45、 jy补 = 11, 011 00, 100 11, 111阶差为 1 Sx 1, jx+ 1 x补 = 11, 100; 11. 101100 x = ( 0.101000)2-101y = ( 0.111000)2-100+第第6章章 计算机的运算方法计算机的运算方法 尾数求和Sx补 = 11. 101100Sy补 = 11. 001000+110. 110100 右规x y补 = 11, 100; 10. 110100 x y补 = 11, 101; 11. 011010右规后 x y = (0.100110)2-11= ( )2-31932第第6章章 计算机的运算方法计算机的运算方法第6章 计算机的运算方法v1212、算术逻辑单元、算术逻辑单元ALUALU（了解）（了解）（1 1）串行进位链）串行进位链（2 2）并行进位链）并行进位链（3 3）单重分组）单重分组（4 4）多重分组）多重分组81第7章 指令系统v1 1、指令格式、指令格式v （1 1）四地址指令）四地址指令v （2 2）三地址指令）三地址指令v （3 3）二地址指令）二地址指令v