时序逻辑课件

1、时序逻辑课件1电子技术电子技术 第六章第六章 常用时序逻辑常用时序逻辑功能器件功能器件数字电路部分数字电路部分时序逻辑课件2时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器顺序脉冲发生器顺序脉冲发生器分析分析设计设计教学要求教学要求 ：1. 会使用移位寄存器组件会使用移位寄存器组件 ；2. 会分析和设计计数器电路。会分析和设计计数器电路。3.掌握集成计数器和移位寄存器的应用掌握集成计数器和移位寄存器的应用*时序逻辑课件3v6.46.4常用时序逻辑器件常用时序逻辑器件 v6.4.16.4.1计数器分类计数器分类v 一、集成二进制计数器一、集成二进制计数器v 二、集成非二

2、进制计数器二、集成非二进制计数器v 三、集成计数器的应用三、集成计数器的应用v6.4.4 6.4.4 寄存器寄存器v举例举例时序逻辑课件41. 计数器的作用计数器的作用记忆输入脉冲的个数；用于定时、分频、产记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。生节拍脉冲及进行数字运算等等。2. 计数器的分类计数器的分类按工作方式分：按工作方式分：同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或称模数或称模数)来分：来分：各种不同的各种不同的计数器，如

3、二进制计数器、十进制计数器、二十计数器，如二进制计数器、十进制计数器、二十进制计数器等等。进制计数器等等。6.4.1 计数器的功能和分类计数器的功能和分类时序逻辑课件5一、集成二进制计数器一、集成二进制计数器1. 41. 4位二进制同步加法计数器位二进制同步加法计数器741617416174161的状态图和时序图：CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 30000000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0时序逻辑课件64 4位二进制同步加法计数器位二进制同步加法计数器7416174161

4、内部电路内部电路R RC1C1& & &Q Q1J1J1K1K& & &113 3Q Q& &Q Q& &R RC1C11J1J1K1K& & &112 2Q Q& &Q Q& &R RC1C11J1J1K1K& & &111 1Q Q& &Q Q& &R RC1C11J1J1K1K& & &110 0Q Q0 0D D1 1& & & & & &1 1EPEPETET1 11 1D D2 2D D3 3D DCPCPLDLDRDRDRCORCO时序逻辑课件7 异步清零异步清零; ; 计数；计数； 同步并行预置数；同步并行预置数；RCO为进位输出端。为进位输出端。 保持。保持。模模16加法计数

5、加法计数HHHH保持保持,RCO=0LHHH 保保 持持HLHH予予 置置LH异步清异步清0L功功 能能EPETLDRDCP两种两种保持保持方式方式41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO时序逻辑课件8QCPQ0Q21Q3LDLDRDRDDD0D21D3EPEPETETRCORCO121314150120清零清零异步异步同步同步置数置数加法计数加法计数保持保持时序逻辑课件9应用应用v组成任意进制计数器组成任意进制计数器v N次次分频分频器器frequency division 74161的状态图和时序图：00

6、00000100100011010001010110011010001111111011011100101110101001Q3Q2Q1Q0CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3时序逻辑课件10在在N1（5）时将）时将LD变为变为0QCQBQA101LD0，但，但CR=1置零置零0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA1.1.置数法置数法parallel load （利用（利用LDLD端）端）例：利用例：利用74161构成构成六进制六进制计数器计数器74161QDQCQBQ

7、ACPLDACBDCR1ETEP1时序逻辑课件11预置预置16N（10）到计数器）到计数器CO1LD0 CR=11.1.置数法（利用置数法（利用LDLD端）端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQA 1 0 1 011CO74161QDQCQBQACPLDDBCACR1ETEP时序逻辑课件12预置（预置（3）到计数）到计数器 ，器 ， M = 8 时时LD=0,CR=1(a)置数法置数法（利用（利用LD端）端）0000000100100011010011001011101010011000

8、010101100111111111101101QDQCQBQA0 0 1 1CO74161QDQCQBQACPLDDBCACR1ETEP11时序逻辑课件13QCQBQA110，CR0，强迫置，强迫置0,因 此 存 在 毛 刺因 此 存 在 毛 刺（QB）2.清零法（复位法）清零法（复位法） （利用（利用CR端）端）0000000100100011010011001011101010011000010101100111111111101101QDQCQBQACO74161QDQCQBQACPLDDBCACR1ETEP1时序逻辑课件14CPCPQ Q0 0Q Q1 1Q Q2 2Q Q3 3毛刺

9、毛刺000 001 010 011 100 101 110时序逻辑课件15(2)、集成计数器74163逻辑符号逻辑符号D0 D1 D2 D3Q0 Q1 Q2 Q3CT COCT 74163CP LDCR模模1616加法计数加法计数H HH HH HH H保持，但保持，但CO=0CO=0L LH HH HH H 保保 持持H HL LH HH H预预 置置 数数L LH H同步清同步清0 0L L功功 能能CTCTP PCTCTT TLDLDCRCRCPCP7416374163功能表功能表7416374163芯片引脚图及功能和芯片引脚图及功能和7416174161同，唯一区别：同，唯一区别：74

10、16374163是是同步清同步清0 0，即，即 时，输入一个时，输入一个CPCP，各触发器才能清，各触发器才能清0 0。0CR时序逻辑课件16（3）4位二进制同步位二进制同步可逆计数器可逆计数器reversible counter 74191 7419141235671516Vcc8910111214133D0Q1GNDD1END/UQ3Q2QD2LDMAX/MINRCOCP0D 74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q1 191EWB91EWB时序逻辑课件17二、集成非二进制计数器二、集成非二进制计数器N进制计数器又称进制计数器又称模模N计数器计数器m

11、odule 。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计位二进制计数器；数器；当当N2n时，为非二进制计数器。非二进时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器制计数器中最常用的是十进制计数器。时序逻辑课件181 1集成十进制计数器举例集成十进制计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器7416074160RCO=0RCO=041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOQ3Q2ETCPD0D1D2D3RCOQ1Q0EPRDLD74160时序逻辑课件

12、19（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器74290742907429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立位二进制计数器和一个独立的异步五进制计数器。的异步五进制计数器。RQC1C1RQC11KCP2R1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ2R0(1)R9(1)R9(2)CP1R0(2)时序逻辑课件2074290框图和 逻辑电路图（c）框图 M1 =2M2=5CP0CP1 S 9(1) S 9(2) R 0(1) R 0(2)Q0 Q1 Q2 Q3二进制计数器的时钟输入二进制计数器的时钟输入端为端为CP0 0，输出端

13、为，输出端为Q0 0；五进制计数器的时钟输入五进制计数器的时钟输入端为端为CP1 1，输出端为，输出端为Q1 1、Q2 2、Q3 3。如果将如果将Q0 0与与CP1 1相连，相连，CP0 0作作时钟脉冲输入端，时钟脉冲输入端，Q0 0Q3 3作作输出端，则为输出端，则为84218421BCD码十码十进制计数器。进制计数器。时序逻辑课件21 7429074290的功能：的功能： 异步清零。异步清零。 异步置数（置异步置数（置9）。）。 计数。计数。2-5-102-5-10进进制制290EWB290EWB 74LS2904123567 7GNDGND9(1)9(1)NCNC9(2)9(2)NCNC

14、Q Q1 1Q Q2 213138 89 91010111112121414VccVcc0(1)0(1)0(2)0(2)2 21 1Q Q3 3Q Q0 0CPCPCPCPR RR RR RR R时序逻辑课件22实现8421、5421码模10计数CPCP0CP1Q0 Q1 Q2 Q3742900 0 0 0 1 2 4 8S9（1）S9（2）R0（1）R0（2）CPCP1CP074290Q0 Q1 Q2 Q35 1 2 40 0 0 0S9（1）S9（2）R0（1）R0（2）时序逻辑课件23三、集成计数器的应用三、集成计数器的应用v1.组成任意（组成任意（N）进制计数器）进制计数器 N次分频器

15、次分频器v假如需要的是假如需要的是M M进制计数器，这时有进制计数器，这时有MN两种两种情况，情况，v（1 1） MNMN的情况v必须用多片必须用多片N进制组合起来，构成进制组合起来，构成M进制。进制。各级之间连接方式：各级之间连接方式：v1）串行进位）串行进位（异步级联）异步级联）：低位片的进位：低位片的进位输出作高片的输出作高片的CP。v2）并行进位）并行进位（同步级联）同步级联）：低片的进位作：低片的进位作高片的高片的ET、EP。v3）整体清零）整体清零v4）整体置位（数）整体置位（数）时序逻辑课件28 例：用两片例：用两片74191采用异步级联方式构成采用异步级联方式构成8位二进制计数

16、器。位二进制计数器。1 1）异步级联（串行进位）异步级联（串行进位）RCORCOMAX/MINMAX/MINLDLD3 3Q Q2 2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(1)74191(1)计数脉冲计数脉冲D/UENL0 01 13 3 2 2Q Q Q Q Q Q Q QQ Q6 6Q Q7 7Q Q4 4Q Q5 5DLDLD3 3Q Q2 2Q QD/UD/UENENCPCP0 0D D1 1D D2 2D D3 3D D1 1Q Q0 0Q Q74191(2)74191(2)RCORCOMAX/MINMA

17、X/MIN时序逻辑课件29例：用两片例：用两片4 4位二进制加法计数器位二进制加法计数器7416174161采用同步采用同步级联方式构成的级联方式构成的8 8位二进制同步加法计数器，位二进制同步加法计数器，模为模为161616=25616=256。2 2）同步级联）同步级联( (并行进位）并行进位）1计数脉冲计数脉冲清零脉冲清零脉冲ETCP0D1D2D3DRCO74161(1)EPRDDL1Q3 Q2 Q1 Q0ETCP0D1D2D3DRCO74161(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0时序逻辑课件303 3）整体清零）整体清零v例例 1 1

18、用用7416074160组成组成4848进制计数器。进制计数器。解：解：因为因为N4848，而，而7416074160为模为模1010计数器，所以要计数器，所以要用两片用两片7416074160构成此计数器。构成此计数器。先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器，然后再用整体清零法组成然后再用整体清零法组成4848进制计数器。进制计数器。EWBEWB1计数脉冲计数脉冲ETCP0D1D2D3DRCO74160(1)EPRDDL1ETCP0D1D2D3DRCO74160(2)EPRDDL1Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0&时序逻

19、辑课件31例例 2 2 用用7416174161组成组成174174进制计数器。进制计数器。v（174）D=（10101110）B，当Q7Q6Q5Q4Q3Q2Q1Q0=10101110，即当Q7Q5Q3Q2Q1分别是1时，反馈清零，如图。Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 异步清零，异步清零，N进制就从进制就从N反馈译码；反馈译码；同步清零，同步清零， N进制就丛进制就丛N-1反馈译码反馈译码时序逻辑课件32整体置数整体置数v先将两片先将两片N进制计数器级联接成一个大于进制计数器级联接成一个大于M进进制的计数器（如制的

20、计数器（如NN），后在选定的某一状），后在选定的某一状态下译出态下译出LD=0信号，将两个信号，将两个N进制计数器同进制计数器同时置入适当数据，跳过多余状态，获得时置入适当数据，跳过多余状态，获得M进制进制计数器。计数器。时序逻辑课件33举例：用举例：用74161组成组成174174进制计数器（进制计数器（整体整体置数法）置数法）v161是同步预置数，用进位输出RCO反馈预置数：256-174=82，即把（82）D=（01010010）B从两片161的并行输入数据端送入即可。如图Q Q0 0 Q Q1 1 Q Q2 2 Q Q3 3 Q Q4 4 Q Q5 5 Q Q6 6 Q Q7 7 作业

21、：作业：P153：6.1.1、6.3.2、6.4.1、6.4.2、6.4.4、5、6、7、8、9时序逻辑课件34在在QDQCQBQA 0110 时时立即清零立即清零 。在在QDQCQBQA 0101 时时 准备清零准备清零 。ETEPRCA B C DQBQCQDQALDCLR74LS163&+5VCP比较比较 用用74LS290与与用用74LS163构成六进制计数器构成六进制计数器:CPBCPAQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS290CP计数 脉冲时序逻辑课件35(1). 需要两片需要两片74LS163；(2). 为了提高运算速度，使用同步计数方式。为了

22、提高运算速度，使用同步计数方式。 应该在应该在 QDQCQBQA QDQCQBQA 0001 0111 时准备清零。时准备清零。, , , , QDQCQBQA QDQCQBQA CLR =例例2：用用74LS163构成二十四进制计数器。构成二十四进制计数器。23=23=（1717）H H时清时清0 0+5VCPETEPCOA B C DQBQCQDQALDCLR74LS163COQBQCQDQALDCLR74LS163+5V, , , , CLR11A B C DETEP时序逻辑课件362.2.组成分频器组成分频器v例例 某石英晶体振荡器输出脉冲信号的频率为某石英晶体振荡器输出脉冲信号的频率

23、为32768Hz，用，用74161组成分频器，将其分频为频率组成分频器，将其分频为频率为为1Hz的脉冲信号。的脉冲信号。解：解： 因为因为32768=215，经，经15级二分频，就可获得级二分频，就可获得频率为频率为1Hz的脉冲信号。因此将四片的脉冲信号。因此将四片74161级联，级联，从高位片（从高位片（4）的）的Q2输出即可。输出即可。1f=1Hzf=32768Hz Q3Q2Q1Q01CPEPRCOETRDD0D1L2D3DD74161(1)1 Q3Q2Q1Q011 Q3Q2Q1Q011 Q3Q2Q1Q01RDD0D1L2D3DDCPEPRCOET74161(4)1CPEPRCOET741

24、61(3)CPEPRCOET74161(2)RDD0D1L2D3DDRDD0D1L2D3DD时序逻辑课件373 3组成序列信号发生器组成序列信号发生器序列信号序列信号在时钟脉冲作用下产生的一串周期在时钟脉冲作用下产生的一串周期性的二进制信号。性的二进制信号。例例1 1：如图：如图,74161,74161及门电路构成的时序电路及门电路构成的时序电路, ,分析功能。分析功能。其中其中7416174161与与G G1 1构成了一个模构成了一个模5 5计数器。计数器。 ，因此，这是，因此，这是一个一个0101001010序列信号发生器，序列长度序列信号发生器，序列长度P P=5=5。EWB仿真7416

25、1时序逻辑课件38 例例2 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设计一个01100011序列发生器。序列发生器。 解：解：由于序列长度由于序列长度P=8，故将，故将74161构成模构成模8计数器，并选用计数器，并选用数据选择器数据选择器74151产生所需序列，从而得电路如图所示。产生所需序列，从而得电路如图所示。EWB仿真D D3 3D D2 2D D1 1D D0 0C CR R L LD DC CT TT TC CT Tp pC CP PC CP P1 1Q Q0 0Q Q1 1Q Q2 2Q Q3 31 1S ST TA A2 2A A1 1A A0 0D D0

26、 0D D1 1D D2 2D D3 3D D4 4D D5 5D D6 6D D7 7Y YY Y1 1 1 1 0 00 0 0 0 1 1 1 1 0 07 74 41 15 51 17 74 41 16 61 11 1时序逻辑课件394组成脉冲分配器组成脉冲分配器EWB仿真产生节拍脉冲CPCPQ Q0 0Q Q1 1Q Q2 2Y Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 70 01 Y0Y1Y2Y3Y4Y5Y6Y7 741381CPCP7416074160DD2DDLRD03CPETEPD1RCO1A2 A1 A0321GGG1Q3Q2

27、Q1Q0时序逻辑课件40在数字电路中，用来存放二进制数据或代码的电路在数字电路中，用来存放二进制数据或代码的电路称为称为寄存器寄存器(Register )。 寄存器是由具有存储功能的触发器组合起来构成寄存器是由具有存储功能的触发器组合起来构成的。的。 一个触发器可以存储一个触发器可以存储1位二进制代码，存放位二进制代码，存放n位二进制代码的寄存器，需用位二进制代码的寄存器，需用n个触发器来构成。个触发器来构成。 按照功能的不同，可将寄存器分为基本寄存器按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能

28、并行输出。移位寄存器中的数据据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。并行输出，十分灵活，用途也很广。6.2 寄存器寄存器时序逻辑课件41一、锁存器一、锁存器(Latch )锁存器是一种能存储数据的时序电路器件。在使能锁存器是一种能存储数据的时序电路器件。在使能端有效状态，能够接受输入端的数据。端有效

29、状态，能够接受输入端的数据。(1) 8位锁存器位锁存器74LS3738Q1Q8D1DGOE74LS373(2) 8位可寻址锁存器位可寻址锁存器74LS259Q7Q0DAGCr74LS259BC使能使能输出控输出控制端制端清除清除数据数据输入输入地址地址时序逻辑课件42二、数码寄存器二、数码寄存器存储二进制数码的时序电路组件存储二进制数码的时序电路组件集成数码寄存器集成数码寄存器74LSl75 ：1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPD3012DD1DRDD0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉

30、冲端。Q0Q3是并行数据输出端。是并行数据输出端。异步清零异步清零控制端。控制端。时序逻辑课件437474LS175175的功能的功能: :CR是异步清零控制端。是异步清零控制端。D0D3是并行数据输入端，是并行数据输入端，CP为时钟脉冲端。为时钟脉冲端。Q0Q3是并行数据输出端。是并行数据输出端。清零清零时钟时钟输输 入入输输 出出工作模式工作模式RDCPQ3 Q2 Q1 Q0D3 D2 D1 D00 0 0 0 01 D3 D2 D1 D0 D3 D2 D1 D0 1 1 1 0 保保 持持保保 持持异步清零异步清零数码寄存数码寄存数据保持数据保持数据保持数据保持时序逻辑课件44三、移位寄

31、存器三、移位寄存器shift register 移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作用下，不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动寄存器中的数码可根据需要向左或向右移动1 1位。位。1 1单向移位寄存器单向移位寄存器 （1 1）右移寄存器（）右移寄存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输左边触发器的输出端接右邻触发器的输入端。入端。Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2

32、 Q3FF0 FF1 FF2 FF3CP移位时钟脉冲右移输出右移输入Q0 Q1 Q2 Q3并行输出并行输出4位右移位右移移位寄存器移位寄存器时序逻辑课件45设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从高位，从高位到低位依次输入。其到低位依次输入。其状态表如下：状态表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输入串行输出串行输出D0D1D20FF1FF2FF3FF并并 行行 输输 出出D3时序逻辑课件46右移寄存器的时序图：右移寄存器的时序图： 由于右移寄存器移位的方向为由于右移寄存器移

33、位的方向为DIQ0 0Q1 1Q2 2Q3 3，即由低位向高位移，所以又称为即由低位向高位移，所以又称为上移寄存器上移寄存器。在在4 4个移位脉冲作用下，输入的个移位脉冲作用下，输入的4 4位串行数码位串行数码11011101全部存入了寄存全部存入了寄存器中。器中。这种输入方式称为这种输入方式称为串行输入方式串行输入方式。123456789CPQ0Q1Q23QID1110时序逻辑课件47（2 2）左移寄存器）左移寄存器 2 2 双向移位寄存器双向移位寄存器bidirectional shift register 将右移寄存器和左移寄存器组合起来，并引入一控制将右移寄存器和左移寄存器组合起来，并

34、引入一控制端端S便构成既可左移又可右移的双向移位寄存器。便构成既可左移又可右移的双向移位寄存器。左移寄存器的结构特点：左移寄存器的结构特点：右边触发器的输出端接左邻触右边触发器的输出端接左邻触发器的输入端。发器的输入端。串入串出串入串出parallel-in serial-out left/right serial input Q1DC1RFF0FF1FF23FF20并并 行行 输输 出出3QQ1QQID串行输入串行输入CPCR串行输出串行输出D0D1D2D3Q1DC1RQ1DC1RQ1DC1R时序逻辑课件48当当S=1时，时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；实

35、现右移操作；其中，其中，DSR为右移串行输入端，为右移串行输入端，DSL为左移串行输入端。为左移串行输入端。当当S=0时，时，D3=DSL，D2=Q3 、 D1=Q2、D0=Q1，实现左移操作。实现左移操作。RFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&11FF&C1R01DQ111 11 11 1QQQQ1302CPCRDSR串行输入串行输入（右移）（右移）串行输入串行输入SLD（左移）（左移）串行输出串行输出DOR（右移）（右移）串行输出串行输出DOL（左移）（左移）移位控制移位控制S SS=0S=0：左移：左移并并 行行 输输 出出S=1S=1：右移：右移时序逻辑课

36、件49三、集成移位寄存器三、集成移位寄存器741947419474194为四位双向移位寄存器。为四位双向移位寄存器。Q0和和Q3分别是左移和右移时的串行输出端，分别是左移和右移时的串行输出端，Q0、Q1、Q2和和Q3为并行输出端。为并行输出端。DSL 和和DSR分别是左移和右移串行输入。分别是左移和右移串行输入。D0、D1、D2 2和和D3是并行输入端。是并行输入端。VQQQ Q CP SS(a) 引脚排列图 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8CC 0 1 231 0CR DSR D0 D1 D2 D3 DSL GND S1 S0 DSL

37、 74LS194 Q0 Q1 Q2 Q3(b) 逻辑功能示意图 D0 D1 D2 D3 CR CP DSR时序逻辑课件5074194的功能表：的功能表：时序逻辑课件5174194功能表功能表 CR S1 1S0 0 操作说明操作说明 1 右移右移 1 左移左移 1 1 并行送数并行送数 1 0 0 保持保持 0 f f f f 置置 0 00parallel load 时序逻辑课件52S0S1CP1Q0Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSLDSLD10D11D12D13D20D21D22D23+5V74LS194 (1)74LS194 (2)CP0DiS0S1CP1Q0Q1Q2Q3S

38、0S1CP2Q0Q1Q2Q3DSRDSRD10D11D12D13D20D21D22D23+5V74LS194 (1)74LS194 (2)CP0Di右移模式右移模式左移模式左移模式移位寄存器的级联移位寄存器的级联时序逻辑课件53D6D5D4D3D2D1D0并并行行输输入入串行输出串行输出数数据据传传送送方方式式变变换换电电路路实现方法实现方法(1). 因为有因为有7位并行输入，故需使用两片位并行输入，故需使用两片74LS194；(2). 用最高位用最高位QD3作为它的串行输出端。作为它的串行输出端。数据传送方式变换电路数据传送方式变换电路并入串出并入串出时序逻辑课件54&G1S0S1CP1Q0

39、Q1Q2Q3S0S1CP2Q0Q1Q2Q3DSRDSRD10D11D12D13D20D21D22D23D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194 (1)74LS194 (2)具体电路时序逻辑课件55四、移位寄存器构成的移位型计数器四、移位寄存器构成的移位型计数器 1. 环形计数器环形计数器orbicular counter 环形计数器的特点：环形计数器的特点： 电路简单，电路简单，N位移位寄存器可以计位移位寄存器可以计N个数，实现个数，实现模模N计数器。状态为计数器。状态为1的输出端的序号等于计数脉的输出端的

40、序号等于计数脉冲的个数，通常不需要译码电路。冲的个数，通常不需要译码电路。EWB 194EWB 194环型计数器环型计数器SLSL0Q1QS3D2D1D0D2Q3Q74194SRDCPDSRD01111000START0Q31000Q0100Q2Q001010001时序逻辑课件56节拍脉冲Q3Q2Q1Q0CP(d)主循环波形主循环波形0Q31000Q0100Q2Q001010001SLSL0Q1QS3D2D1D0D2Q3Q74194SRDCPDSRD01111000START时序逻辑课件572扭环形计数器扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环为了增加有效计数状态，扩大计数器

41、的模，可用扭环形计数器。形计数器。一般来说，一般来说，N位移位寄存器可以组成模位移位寄存器可以组成模2N的扭环形计的扭环形计数器，只需将末级输出反相后，接到串行输入端。数器，只需将末级输出反相后，接到串行输入端。EWB 194EWB 194扭环扭环10清零清零SLSL0Q1QS03D2D1D0D2Q3Q74194S1RDCPDSRDQ100000012QQ00000300111Q1100011111101111时序逻辑课件58000000111000110000100000000001000011000111001111011111111111111100111110(b)状态图状态图n个个F

42、F构成环形计数器时构成环形计数器时,模模M=n，主循环有，主循环有n个状态。个状态。构成扭环计数器时，模构成扭环计数器时，模M=2n，主循环有，主循环有2n个状态。个状态。用两片用两片74194构成模构成模12扭环计数器扭环计数器EWB EWB 模模1212扭环型计数器扭环型计数器S0S1CPQ0Q1Q2Q3DSRD0D1D2D374LS194 (1)S0S1CPQ0Q1Q2Q3DSRD0D1D2D374LS194 (2)CRCR1CP101011作业：作业：P154：6.2.2时序逻辑课件59几进制计数器？几进制计数器？置零法：置零法：D0 D1 D2 D3ET COEP 74161 CP

43、LDCRQ0 Q1 Q2 Q31CP10 0 0 0&模7举例举例时序逻辑课件60D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q1 Q2 Q31CP11 1 1 1&置最大数法：指出错误置最大数法：指出错误时序逻辑课件61D0 D1 D2 D3ET COEP 74161 CP LDCRQ0 Q1 Q2 Q31CP11 0 0 11置最小数法：置最小数法：74161是是16进制计数器，同步置数，所以，进制计数器，同步置数，所以，16-7=9（1001），作为），作为D3D0的预置数，到最大状态的预置数，到最大状态1111时，时，CO=1，经反相器，使，经反相器，使LD=

44、0 。时序逻辑课件62用两片用两片74160构成构成37进制计数器进制计数器分析下面电路是几进制计数器？分析下面电路是几进制计数器？D0 D1 D2 D3ET COEP 74160(1) CP LDCRQ0 Q1 Q2 Q31CP11 1 0 0D0 D1 D2 D3ET COEP 74160(2) CP LDCRQ0 Q1 Q2 Q310 1 1 01100-63=37时序逻辑课件63用两片用两片74160构成构成60秒计时电路秒计时电路Q0 Q1 Q2 Q3ETEPCPCR D0 D1 D2 D3COLD7416011Q0 Q1 Q2 Q3ETEPCPCR D0 D1 D2 D3COLD7

45、4160& 1 0 0 0 0 1 0 0 0 0CP分析下面电路是几进计数器？分析下面电路是几进计数器？时序逻辑课件64用用74290构成模构成模1000计数器计数器CPS 9（1）S 9（2）R 0（1）R 0（2）100 200 400 8000 0 0 0 0 0 0 0 0 0 0 0Q0 Q1 Q2 Q3S9（1）S9（2）R0（1）R0（2）S 9（1）S 9（2）R 0（1）R 0（2）权：权： 1 2 4 810 20 40 80CP0CP174290（个位）（个位）Q0 Q1 Q2 Q374290（十位）（十位）74290（千位）（千位）Q0 Q1 Q2 Q3CP0CP1C

46、P0CP1时序逻辑课件65用两片用两片74290构成模构成模46计数器计数器:10 20 40 80CP0CP174290Q0 Q1 Q2 Q3CP0CP174290Q0 Q1 Q2 Q3&CP权：1 2 480 00 0（个位）（十位）S 9（1）S 9（2）R 0（1）R 0（2）S 9（1）S 9（2）R 0（1）R 0（2）时序逻辑课件66用用74161设计一个可控进制的计数器，当输入设计一个可控进制的计数器，当输入控制变量控制变量M=0时工作在五进制，时工作在五进制， M=1时工作时工作在十五进制。标出进位输出端。在十五进制。标出进位输出端。D0 D1 D2 D3ETEP 74161

47、 CP LDCRQ0 Q1 Q2 Q31CP10 0 0 0CO&11MY进位进位输出输出综合应用综合应用时序逻辑课件67用优先编码器用优先编码器74148和计数器和计数器74160组成可控分组成可控分频器，试说明当输入信号频器，试说明当输入信号A B C D E F G分别分别为低电平时，为低电平时，Y端的输出频率为多少？端的输出频率为多少？I7I6I5I4I3I2I1Y0Y1Y274LS148CP ET EPD0D1D2D3111Q0Q1Q2Q3RDLDCO174LS160ZCPABCDEFG11时序逻辑课件68解：解：由图由图 可见，计数器工作在可预置数状态，每当可见，计数器工作在可预置

48、数状态，每当计数器的进位输出计数器的进位输出CO=1(即输出即输出Q=1001)时，在下一时，在下一个个CP上升沿到达时置入编码器的输出状态上升沿到达时置入编码器的输出状态Y。例如：当例如：当A=0时，时，74148的输出为的输出为Y2Y1Y0=110，经反，经反向器输入到向器输入到74160的置数端的置数端D3D2D1D0=0001，则构成，则构成9进制计数器，输出脉冲进制计数器，输出脉冲Z的频率为的频率为CP的的1/9。依此类。依此类推便可得到推便可得到 下表：下表：接入低电平的输入端接入低电平的输入端fz/fcpABCDEFG1/91/8 1/71/6 1/51/41/3时序逻辑课件69

49、数字电子钟的时计数、译码、显示电路数字电子钟的时计数、译码、显示电路时序逻辑课件70例例1：数字频率计原理电路的设计。数字频率计原理电路的设计。清零清零计数计数1 秒钟秒钟显示显示 计数器的应用举例计数器的应用举例频率：周期性信频率：周期性信号在单位时间号在单位时间（1s1s）内变化的）内变化的次数次数设计一个可以自动和手动两种工作方式的频率计。假设自动清零用1S，计数1S，显示3S，原始状态图如图。此电路分成两部分：1 秒钟秒钟3 秒钟秒钟时序逻辑课件71译码显示译码显示74 LS 2907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0

50、(2)CPA1Hz !计数器：计数器：用于确定用于确定清零、计清零、计数、显示数、显示的时间。的时间。根据计数器根据计数器的状态确定的状态确定何时清零、何时清零、何时计数、何时计数、何时显示。何时显示。被测信号被测信号数字频率计原理图数字频率计原理图时序逻辑课件72自动测量过程：自动测量过程：000001011111110100手动清零手动清零计数计数显示显示显示显示显示显示自动清零自动清零1秒秒3秒秒1秒秒1. 循环计数器部分循环计数器部分Q2Q1Q000011110010010111110011101000121010112112DQQQDQQDQQnnn状态分配时序逻辑课件7312001

51、12QQDQDQD 自动时自动时:译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2 Q1 Q00 0 10 1 11 1 11 1 01 0 0Q2Q1Q0组成五进组成五进制计数器：制计数器：计数计数清零清零显示显示1. 循环计数器部分循环计数器部分时序逻辑课件74手动测量过程：手动测量过程：手动清零手动清零计数计数显示显示显示显示0000010111111秒秒1. 循环计数器部分循环计数器部分010101121121DQDQQDQQnnnQ2Q1Q00001111001001011111111时序逻辑课件751DQDQD00112 Q2Q1Q0的状态的状态转换关系转换关系00000101