第2章可编程逻辑器件

1、第2章 可编程逻辑器件 随着数字电子技术日新月异的发展，70年代后出现了存放用户程序的可编程只读存储器（prom），用户可以方便地实现不同的逻辑电路，由此便出现了最早的可编程逻辑器件（programmable logic device，pld）。该类器件具有结构灵活、集成度高、处理速度快和可靠性高等特点，因此发展极其迅速，从早期的仅几百门规模、需专用编程器编程的简单可编程器件，发展到数百万门规模、可在线直接编程的高密度可编程器件，在工业控制和产品开发等方面得到了广泛的应用。 各种可编程逻辑器件可以分为简单可编程逻辑器件（programmable logic device，pld）、复杂可编程逻

2、辑器件（complex programmable logic device，cpld）、现场可编程器门阵列（filed programmable gate array，fpga）等。2.1 简单可编程逻辑器件 简单可编程逻辑器件是指在芯片内部集成的硬件资源相对较小、应用的场合相对简单，而且实现的逻辑功能不是很复杂，通常都是实现一些简单的逻辑操作，比如与、或、非、与非、或非以及同或、异或等逻辑功能，主要包括pld、pal、gal等几种可编程逻辑器件。1. pld可编程逻辑器件（pld）是集成电路技术发展的产物，是eda得以实现的硬件基础，由设计人员自行编程而把数字系统“集成”在一片pld上，可灵

3、活方便地构建和修改数字电子系统，不必去请芯片制造厂商设计和制作专用的集成电路芯片了。一般把单片集成度在1k标准门以下的可编程逻辑器件称为简单pld。简单pld由与阵列和或阵列组成，能有效地实现“乘积项”形式的布尔逻辑函数。最初的pld是prom和pal。prom中与阵列固定，当输入变量为n时，与阵列的乘积项输出线为2的n次方，而或阵列是可编程的。在许多逻辑应用场合中，并不需要每个变量均参与乘积项。为了组合逻辑的需要，发明了pal（programmable array logic）器件，在pal中，与阵列是可编程的，而或阵列是固定的。后来为使pal能够适应更多的应用需求，又在pal结构中加入了寄

4、存器，这样也可以作时序电路。有些pal的输出部分还加入了一些宏单元，可以灵活地变换正负输出逻辑、寄存器和三态输出等，这就是通用阵列逻辑gal（generic array logic）。 pld阵列的表示方法：pld可以用阵列图来表示，阵列图是将缓冲器、与门阵列和或门阵列组合起来构成的。图中，a、b为输入信号，f1 f2 f3为输出信号。与阵列固定，或阵列可编程。pld阵列的表示方法 pld阵列的表示方法 2 . pla prom能够实现逻辑函数的最小项表达式，而最小项表达式是一种非常繁琐的与-或表达式，当变量较多时，prom实现逻辑函数的效率极低。但按最简与-或表达式实现逻辑函数的成本最低，为

5、此人们针对prom的缺点设计了专门用来实现逻辑电路的可编程器件pla(programmable logic array，可编程逻辑阵列)。pla的基本结构类似于prom，但它提供了对逻辑功能处理更有效的方法，它的与阵列和或阵列都可编程。其与阵列可按需要产生任意的与项，因此用pla可以实现逻辑函数的最简与-或表达式。3 . pal尽管用pla实现逻辑电路的效率远远高于prom，但pla也有不足之处，主要是与阵列和或阵列均采用可编程开关，而可编程开关需占用较多的芯片面积，并会引入较大的信号延时，因此，pla的结构不利于提高器件的集成度和工作速度。20世纪70年代出现了可编程阵列逻辑pal。pal是

6、programmable array logic的缩写，即可编程阵列逻辑。pal也是pld的一种，采用“与”、“或”阵列结构，但是与prom不同，pal的“或”阵列是固定的，而“与”阵列则是可以编程的。随着vlsi技术的不断发展和提高，允许设计规模较大的“与”阵列。因此pal为用户对“与”阵列编程带来了很大方便。在逻辑表达式中一般可以简化到几个积项，很少超过8个。所以在pal中，每一个或门输入最多可以有8个乘积项，这样为用户编程提供了方便。 pal电路的逻辑阵列结构图如图所示。 图中，pal由与阵列和或阵列构成，与阵列是可编程的，采用熔丝编程技术来实现，而或阵列是固定的。用pal实现逻辑函数的

7、形式是与-或表达式，由于其或阵列采用固定连接，为适应不同函数与-或式中与项数不同的情况，pal器件中或门的输入端数一般不做成一样，而是有多有少，以适应不同函数的需要。图中所示每个或门的输入端数为4个。pal阵列结构 4 . gal gal是generic array logic的缩写，即通用可编程阵列逻辑。对应很多简单的数字逻辑，gal等简单的可编程逻辑器件仍然被大量使用。目前，国内外很多对成本十分敏感的设计都在使用gal等低成本可编程逻辑器件，越来越多的74系列逻辑电路被gal取代。gal等器件发展至今已经近20年了，新一代的gal器件以功能灵活、小封装、低成本、重复可编程、应用灵活等优点仍

8、然在数字电路领域扮演着重要的角色。目前比较大的gal器件供应商主要是lattice半导体公司。pal器件的发展，给逻辑设计带来了很大的灵活性，但是它所提供的灵活性是有限的，不同的输出结构需要选用不同型号的pal器件。此外，pal的编程元件是熔丝，一旦编程以后不能再修改，因此，限制了pal的广泛应用。20世纪80年代，lattice公司推出了通用阵列逻辑（gal），采用eecmos工艺，可以反复修改和再次编程。gal器件在可编程阵列逻辑的基础上，增加了输出逻辑宏单元olmc（output logic macro cell），使得gal的特性和使用灵活性大大优于pal，成为目前为止使用最广泛的简单

9、pld器件。 典型的gal器件有两类，一类是与阵列可编程、或阵列固定的电路结构，另一类gal器件的与阵列和或阵列都可以编程，是一种新型的gal器件。 典型的gal器件gal18v10结构如图2-4所示，器件型号中的18表示最多有18个引脚作为输入端，10表示器件内含有10个olmc，最多可有10个引脚作为输出端。gal18v10的阵列图由五部分组成：10个输入缓冲器、10个输出缓冲器、10个输出逻辑宏单元、可编程与门阵列和10个输出反馈/输入缓冲器。除此以外，还有时钟信号、三态控制端、电源及地线端。由于gal中各寄存器的时钟信号是统一的，因此单片gal器件只能实现同步时序电路。gal18v10

10、的陈列结构图 2.2 复杂可编程逻辑器件（cpld）随着集成电路规模的不断提高，在20世纪80年代出现了比gal规模更大的可编程器件，由于它们基本上沿用了gal的电路结构，故称其为复杂可编程逻辑器件cpld，又称为阵列扩展型pld。此后在90年代初，lattice公司率先提出了在系统可编程技术，即无需编程器，可在用户的电路板上对器件直接进行在线编程的技术，并推出了一批具有在系统编程能力的cpld器件，使pld技术发展到了新的高度。由于cpld由若干个大的与-或阵列构成，故又称为大粒度的pld。在可编程器件发展的同时，人们将可编程思想引入另一种半定制器件“门阵列”中，从而出现了可在用户现场进行编

11、程的门阵列产品，称为现场可编程门阵列fpga。这种器件尽管也是可编程的，但它的电路结构及所采用的编程方法和cpld不同。典型的fpga由众多的小单元电路构成，故又称为单元型pld，也称为小粒度pld。cpld和fpga各具特点，互有优劣，因此在发展过程中也在不断的取长补短，相互渗透，不断出现新型的产品。1 . cpld概述 cpld是complex programmable logic device的缩写，即复杂的可编程逻辑器件。altera为了突出特性，曾将自己的cpld器件称为epld(enhanced programmable logic device)，即增强型可编程逻辑器件。其实ep

12、ld和cpld属于同等性质的逻辑器件，目前altera为了遵循称呼习惯，已经将其epld统称为cpld。cpld是在pal、gal的基础上发展起来，釆用e2cmos工艺，也有少数厂商釆用flash工艺，其基本结构由可编程i/o单元、基本逻辑单元、布线池和其他辅助功能模块构成。cpld可实现的逻辑功能比pal、gal有了大幅度的提升，一般可以完成设计中较复杂、较髙速度的逻辑功能，如接口转换、总线控制等。cpld的主要器件供应商有：altera、lattice和xinlinx等。cpld基本上沿用了gal的阵列结构，在一个器件内集成了多个类似gal的大模块，大模块之间通过一个可编程集中布线池连接起

13、来。在gal中只有一部分引脚是可编程的，其他引脚都是固定的输入脚；而在cpld中，所有的信号引脚都可编程，故称为i/o口。 2 .cpld的基本结构 典型cpld的内部结构都含有通用逻辑模块glb。glb的作用主要是实现逻辑功能。它由可编程与阵列、共享或阵列及可重构触发器等电路组成，其中最具特色的是共享或阵列。首先，各或门的输入端固定，属于固定型或阵列，这一点与gal相同，但各或门的输入端个数不同，既便于实现繁简程度不一的逻辑函数，又可提高与、或阵列的利用率；其次，或门的输出又接到一个可编程或阵列中，在需要时实现或门的扩展，应对复杂的逻辑函数。可重构触发器组可以根据需要构成d、jk或t触发器，

14、glb内部的所有触发器都是同步工作的，时钟信号可以有多种选择。大部分的cpld是基于乘积项（product-term）结构的。采用这种结构的cpld芯片有：altera的max7000、max3000系列（e2prom工艺），xilinx的xc9500系列（0.35m cmos fast flash工艺）和lattice的ispmach4000、ispmach5000（0.18m e2cmos工艺）系列器件，cypress的大部分产品，它们的结构都基本相同，都是由可编程i/o单元、基本逻辑单元和其他辅助功能模块构成。lattice的ispmach 4000系列结构图 ispmach 4000系

15、列cpld主要由glb（generic logic block）、全局布线池grp（global routing pool）、输出布线池orp（output routing pool）、i/o block等部分组成。这里的glb有36个输入、包含16个宏单元mc（macrocell）。宏单元是cpld的基本逻辑单元。glb的所有输入都来自于grp，glb的所有输出都输出到grp，即使glb要用到自己的输出信号也必须通过grp，这样每个glb的输出都可以通过grp输入到芯片上的所有其他glb。glb的输出通过orp布线到i/o引脚。glb由可编程与门阵列、逻辑分配器（logic allocato

16、r）、16个mc和glb时钟发生器组成。宏单元mc由逻辑分配器的输出驱动，每个mc包含一个可编程异或门、一个可编程寄存器和一些布线和控制逻辑。ispmach 4000系列功能框图 3 .cpld的编程 cpld主要基于e2prom或flash存储器进行编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。cpld又可分为在编程器上编程和在系统编程两类。 不同的芯片生产厂商，其编程的工具、方法以及电路都不尽相同，如xilinx、altera以及lattice公司的下载电路，都不相同，这里不一一给出，如果需要，可以到相关参考书籍或网上搜索下载。2.3 现场可编程门阵列（fpga） fpga是

17、field programmable gate array的缩写，即现场可编程逻辑阵列。fpga是20世纪80年代中期出现的高密度可编程器件，短短几十年来，取得了惊人的发展，其单片集成密度从最初的1200门发展到目前的几百万门，而且时钟频率由最初不到10mhz发展到目前的300mhz。fpga是在cpld的基础上发展起来的新型髙性能可编程逻辑器件，一般釆用sram工艺，也有一些专用器件釆用flash工艺或反熔丝（anti-fuse）工艺等。可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、髙密度的高端数字逻辑电路设计领域。fpga的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌

18、入式块ram、丰富的布线资源、底层嵌入功能单元、内嵌专用硬核等。fpga的主要器件供应商有altera、lattice、actel和xinlinx等。1 . fpga概述 fpga由普通的门阵列发展而来，其结构与cpld大不相同，内含许多独立的可编程逻辑模块，用户可以通过编程将这些模块连接起来实现不同的设计。由于模块很多，所以在布局上呈二维分布，可见其布线的难度和复杂性较高。fpga具有高密度、高速率、系列化、标准化、小型化、多功能、低功耗、低成本，设计灵活方便，可无限次反复编程，并可现场模拟调试验证等特点。使用fpga器件，可在较短的时间内完成一个电子系统的设计和制作，缩短了研制周期，达到快

19、速上市和进一步降低成本的要求。目前fpga在我国得到了较广泛的应用。2 .fpga的基本结构与cpld基于门阵列来实现逻辑功能的方式不同，fpga是基于查找表（look-up-table）结构的。查找表简称为lut，本质上就是一个ram。目前，fpga中多使用4输入的lut，所以每一个lut可以看成一个有4位地址线的161的ram。当用户通过原理图或hdl语言描述了一个逻辑电路以后，fpga开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入ram。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。不同厂家、不同系列的fpga结构都不尽相同，

20、altera的cyclone ii系列fpga的结构。如图所示。fpga的结构图 四个角上的pll是锁相环，一般用它对输入的时钟进行分频、倍频以产生所需要的时钟频率。ioes（input/output elements）是i/o单元，它们用于将fpga内部的信号布线到i/o引脚。中间黑色的部分是内置的1818乘法器（有多个）。两边灰色的是内部ram模块。剩下白色的部分是逻辑阵列，它由多个lab（logic array block）组成。还有用于内部信号互连的布线逻辑（图中没有画出）。 cyclone ii提供4个pll（每个pll最多可有4个输出）和由16根全局时钟线组成的全局时钟网络。全局时

21、钟网络贯穿整个芯片，可以给片内所有时序器件提供时钟。比如ioe、le、内部乘法器和内置ram模块等。cyclone ii中1818乘法器的数量因具体的芯片不同而各不相同，每个1818 乘法器可以配置成两个99乘法器使用。3 . fpga的编程 大部分fpga基于sram 编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入sram中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。和cpld的编程一样，不同生产厂商的具体电路等都不相同。 基于查表（look-up table）技术、sram工艺的fpga(如altera公司的所有flex、ace

22、x和apex系列，xilinx公司的spartan和virtex系列)，由于sram工艺的特点，掉电后数据会消失，因此调试期间可以用下载电缆配置器件，调试完成后需要将数据固化在一个专用的e2prom中（用通用编程器烧写），上电时由这片配置e2prom 先对器件加载数据（亦可由cpu配置），十几毫秒后，器件即可正常工作。4 . cpld/fpga主流产品 目前生产cpld/fpga的公司主要有altera、xilinx、lattice等，生产的品种和型号种类繁多各不相同。 altera主要有以下产品系列：max、cyclone、cyclone ii、stratix、stratix ii等。其中m

23、ax是cpld系列，有max 3000、max 7000和最新的max ii，其它的都是fpga。max ii系列cpld具有低成本、低功耗、高密度等优点，max ii的成本是max的一半，密度是max的4倍，功耗仅是max的十分之一。于2004年底推出，采用fpga结构,配置芯片集成在内部，和普通pld一样上电即可工作。容量比上一代大大增加，内部集成一片8kbits串行e2prom，增加很多功能，采用2.5v或者3.3v内核电压max ii还采用了不同于传统乘积项结构的cpld结构，使其密度大大提高。max ii器件家族的部分芯片如下表所示。max ii 器件featureepm240/ge

24、pm570/gepm1270/gepm2210/g逻辑单元 (le)2405701,2702,210等效宏单元1924409801,700最大用户io80160212272flash大小(bit)8k8k8k8k管脚到管脚延时(ns)3.6-4.53.6-5.53.6-6.03.6-6.5 cyclone和cyclone ii系列是低成本fpga，面向中低端应用。cyclone ii采用90nm工艺技术，1.2v内核供电，其中1818乘法器多达150个，片内嵌入式存储器高达1.1mbits，提供多达68,416个逻辑单元(le)，密度超过第一代cyclone fpga的3倍，支持最多达四个可编程锁相环（pll）和最多16个全局时钟线，具有较高的性