第5章存储器原理与接口

1、第第5章章 存储器原理与接口存储器原理与接口 n 存储器基本概念存储器基本概念n 存储器连接与扩充应用存储器连接与扩充应用 25.1 概述存储器：存储单元集合，存放程序和数据5.1.1 半导体存储器的分类 存储介质的类别和特点存储介质的类别和特点 （1）双极（Bipolar）型n由TTL晶体管逻辑电路构成。n存储器工作速度快，与CPU同一量级，适用小容量Cachen集成度低、功耗大、价格偏高（2）金属氧化物半导体型（MOS型）n用来制作多种半导体存储器件，如静态RAM、动态RAM、EPROM、E2PROM、Flash Memory等。n集成度高、功耗低、价格便宜n速度较双极型器件慢（3）ECL

2、发射极耦合逻辑型（SAM顺序存取）n顺序存储，队列先进先出、串行通讯n速度快、高速系统n工艺要求高、功耗大、抗干扰能力弱5.1.1 半导体存储器的分类 存储介质的类别和特点存储介质的类别和特点n静态随机存储器(Static RAM,SRAM) SRAM存储电路以双稳态触发器为基础，只要不掉电，信息永不会丢失，不需要刷新电路。 SRAM的主要性能是：存取速度快、功耗较大、容量较小。多用于高速缓冲存储器。（1）随机存取存储器RAM 信息可以随时写入或读出 关闭电源后所存信息将全部丢失n动态随机存储器(Dynamic RAM,DRAM) DRAM是依靠电容来存储信息，电路简单集成度高，但电容漏电，信

3、息会丢失，故需要专用电路定期进行刷新。DRAM的主要性能是：容量大、功耗较小、速度较慢。它被广泛地用作内存储器的芯片。 （2）只读存储器(Read Only Memory,ROM)：内容只可读出不可写入，最大优点是所存信息可长期保存，断电时，ROM中的信息不会消失。主要用于存放固定的程序和数据，通常用它存放引导装入程序。 u 掩膜ROM 在出厂前由芯片厂家将程序写到ROM里，以后永远不能修改。n可编程的ROM(Programmable-ROM，PROM) 掩模ROM的存储单元在生产完成之后，其所保存的信息就已经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制造了一种可由用户通过简易设

4、备写入信息的ROM器件，即可编程的ROM，又称为PROM。 对PROM来讲，这个写入的过程称之为固化程序。由于击穿的二极管不能再正常工作，烧断后的熔丝不能再接上，所以这种ROM器件只能固化一次程序，数据写入后，就不能再改变了。 n可擦除可编程ROM(Erasable Programmable ROM,EPROM) EPROM芯片一特征，在其正面的陶瓷封装上，开有一个玻璃窗口，透过该窗口，可以看到其内部的集成电路，紫外线透过该孔照射内部芯片可以擦除其内的数据，完成芯片擦除的操作要用到EPROM擦除器。可多次改写内容。n电可擦除可编程ROM，EEPROM (Electronic Erasible

5、Programmable ROM) EEPROM在写入数据时，要利用一定的编程电压，此时，只需用厂商提供的专用刷新程序就可以轻而易举地改写内容。借助于EPROM芯片的双电压特性，可以使BIOS具有良好的防毒功能，在升级时，把跳线开关打至“ON”的位置，即给芯片加上相应的编程电压，就可以方便地升级；平时使用时，则把跳线开关打至“OFF”的位置，防止病毒对BIOS芯片的非法修改。与紫外线可擦除ROM相比，改写较为方便。n快擦型存储器(Flash Memory) 快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存储器市场。 快擦型存储

6、器具有EEPROM的特点，可在计算机内进行擦除和编程，。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。 快擦型存储器可替代EEPROM，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的SRAM系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。 u RAM具有易失性，可读，可写，常用于存放数据、中间结果等。u ROM在程序执行时只能

7、读不能写。常用于存放程序或不易变的数据。 u 掩膜ROM不可改写。u 可编程PROM、EPROM、E2PROM在 一定条件下可改写。u 存储器及相关技术发展：大容量、高速、高集成度、低功耗等。 如：伪静态存储器PSRAM、高速缓存器Cache、快速页模式FPM- RAM、扩展数据输出EDO-RAM、Rambus-DRAM、各种同步 高速RAM（同步动态SDRAM、同步图形SGRAM、双倍及多速 率SDRAM，即DDR，DDR2，DDR3等）。u 内存条内存条（标准存储器模块） ：多片大容量DRAM+控制电路。小结：5.2 多层存储器概念14应用应用: :分层存储结构分层存储结构容量越大、存取速

8、度越快、成本越低，则性能价格比越高。容量越大、存取速度越快、成本越低，则性能价格比越高。 存放待加工的原始数据和中间计算结果以及系统或用户程序等。 存储大量信息的介质存储大量信息的介质 计算机实现大容量记忆计算机实现大容量记忆 功能的核心部件功能的核心部件 核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。 一个金字塔结构的多层存储体系，充分体现出容量和速度关系 Cache主存层次 ： 解决CPU与主存的速度上的差距 ； 主存辅存层次 ： 解决存储的大容量要求和低成本之间的矛盾。5.3 主存储器及存储控制5.3.1 主存储器一、 主存储器的主要技术指标n存储容量n存取速度（存取时间和存储

9、周期）n可靠性n功耗 1、存储容量（最大容量和实际容量） 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）存储器芯片容量存储器芯片容量=存储单元数存储单元数每单元的数据位数每单元的数据位数n 例：例：6264 8KB = 8K 8bitn 6116 2KB = 2K 8bitn1Byte=8 bit；n1KB=210 Byte=1024Byte；1MB=210KB=1024KB；n1GB=210MB=1024MB；n1TB=210GB=1024GB。2、存取速度（常用存取时间和存储周期表示） 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。

10、存储周期指连续启动两次独立的存储操作（如连续两次读操作）所需间隔的最小时间。通常略大于存取时间。3、可靠性 可靠性是用平均故障间隔时间来衡量（MTBF, Mean Time Between Failures） 4、功耗 功耗通常是指每个存储元消耗功率的大小 二、主存储器的基本操作CPU要执行的指令和待处理的数据及结果暂存在主存储器，两者通过总线连接。存储器和CPU之间的数据传输:存储器地址寄存器(MAR)存储器缓冲寄存器(MBR)。MAR位数：地址线的多少，（k条地址线）存储器包含2k个可寻址单元MBR位数：字长n（n条数据线）存储器总线：k条地址线和n条数据线，控制线（如读、写等）。规定数据

11、传输的性质和协调操作步骤读存储器数据到CPU：CPU将寻址方式获得的物理地址送入MAR，经地址总线送往主存储器，置存储器读控制线有效，存储器的一次操作即可开始，CPU为等待读出数据，需暂时封锁自己的流程，或者安排与该数据无关的操作。当存储器完成本次操作，CPU通过数据线读出的数据送入MBR。 写数据到主存储器：CPU将数据在主存中的地址经MAR送地址总线，并将数据送MBR。置存储器写控制线有效，写操作即可开始，主存储器从数据总线接收到数据并按地址总线指定的地址存储。5.3.2 主存储器的基本组成 MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电

12、路静态存储单元，动态RAM通常用单管组成基本存储电路。 1 、静态存储单元、静态存储单元 T 1至T4组成交叉耦合的双稳态触发器(T3T4负载管)，T5T6控制管。 当X译码输出线高电平，T5T6导通，A, B端与位线相连;该电路被选中时，Y译码输出高电平，T7T8导通，位线与外部数据输入/输出电路相通。 对存储器写入时，写入信息自外部数据线输入。若要写“1”，则I/O线为“1 ”。它们通过T7, T8以及T5,T6分别与A、B端相连，使A端为“1 ”，B端为“0”，强迫T2导通，T1截止。相当于把输入电荷存储于T1和T2的栅极。 存储单元有电源和两个负载管，可不断地向栅极补充电荷，只要不掉电

13、就能保持写入的信号不丢失。 与动态RAM相比，它不用刷新。读出的情况同写入类似，该读出是非破坏性的，即信息在读出后，仍保留在存储电路内。2 动态存储单元动态存储单元 动态RAM依靠电容存储电荷来决定存放信息是l或0。 读操作时先由行地址译码，某行选择信号为高电平时，此行上管子Q导通，由刷新放大器读取电容C上的电压值折合为0或1，再由列地址译码，使某列选通。行和列均选通的基本存储单元允许驱动，并读出数据，读出信息后由刷新放大器对其进行重写，以保存信息。 写操作时，行和列的选择信号为1，基本存储单元被选中，数据输入/输出线送来的信息通过刷新放大器和Q管送到电容C，数据写入存储单元。单管动态基本存储

14、电路3 3 主存储器结构基本组成主存储器结构基本组成存储体存储体外围电路（输入输出控制）外围电路（输入输出控制）地址译码方式地址译码方式 结构结构存储体（存储矩阵）外围电路译码电路、缓冲器R/W 控制逻辑保存数据保存数据对选对选中单元正确读中单元正确读/ /写写(1)存储体：存储芯片的主体，由基本存储元按一定排列规律构成。 较大容量存储器多把各个字对应的位组织在一个片中（多字一位片，如256K1位、512K1位等）。现多采用把各个字的几位组织在一个片中（多字多位片，如256K4位、2K8位等。）典型的RAM示意图存储体40961，即4096个字同一位。同一位的不同字通常排成矩阵的形式，6464

15、=4096，便于译码寻址。(2)外围电路n地址译码器接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。nI/O电路处于数据总线和被选用单元之间，控制被选中的单元读出或写入，具有放大信息的作用。n片选控制端CS每一片芯片的存储容量有限，一个存储体多由一定数量芯片组成。地址选择时，首先选片，用地址译码器输出和一些控制信号(如8086CPU的M/IO而)形成选片信号。只有当某一片的CS输入信号有效时，该片所连的地址线才有效，这样才能对该片上的存储单元进行读或写。n集电极开路或三态输出缓冲器在实际系统中，常需将几片RAM的数据线并联使用，或与双向的数据总线相接，需用到

16、集电极开路或三态输出缓冲器。n另在动态MOS型RAM中还有预充、刷新等控制电路。(3) 地址译码方式单译码方式（字结构）：适用小容量存储器双译码方式（复合译码结构）：更具优越性地地址址线线控制线控制线数据线数据线存储体存储体译译码码器器输输入入输输出出控控制制单译码方式单译码方式（字结构）（字结构）字结构n根地址线输入经全译码有2n个输出，用以选择2n个逻辑单元，如16个逻辑单元对应A3至A0共4根地址线，经译码获得16根选择线。随存储字增加，译码输出的端线及相应的驱动电路急剧增加，存储器成本将迅速增加。双译码方式（复合译码结构）双译码方式（复合译码结构）译码器译码器译码器译码器行线行线列线列

17、线地地址址线线地址线地址线地址位数n很大时，把n根地址线分成接近相等的两段，分别译码，产生一组X地址线和一组Y地址线，让X和Y地址线在字存储单元列成矩阵的存储体中一一相“与”，选择相应的字存储单元。双译码电路，按3232的矩阵排列。对1024个逻辑单元访问需10根地址线，1024=210 ，10根地址线分A0至A4和A5到A9两组，前组经X译码器输出32条行选择线，后组经Y译码器输出32条字选择线。行选择线和字选择线的组合可以方便地找到1024个逻辑单元中的任何一个，译码器输出总端线仅为64 (25+25)根，非单译码时的1024 (210)根。双译码电路比单译码电路具有优越性。 单译码结构A

18、0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)读写控制电路地址译码器若要构成若要构成1K1b个存储单元，个存储单元，输入需输入需10根地址线，根地址线，1根数据线。根数据线。译码器为10:1024，译码输出线 2101024 根。引线太多，制造困难。引线太多，制造困难。(X/Y)双译码结构问题同上，问题同上，用X、Y两个译码器。每个有10/2=5个输入，25个输出，共输出25 25=210（1024）个状态，而输出线只有2 25 = 64根。两个两个5:32译码器组成行列形式译码器组成行列形式选中单元，大大减少引线。选中单元，大大减少引线。A0A1

19、A2A3A4Y031-0Y31CE OE WED(I/O)读写控制电路行译码器0-00-3131-31A5A6A7A8A9X0X31列译码器5.4 8086系统的存储器组织 5.4.1 8086 CPU的存储器接口 1 不同模式下CPU的存储器接口 注意： （1）8086系统1MB存储空间，最高和最低地址空间留给某些特殊的处理功能使用。 （2）如存储单元00000H至003FFH共1024字节存放256种中断矢量，FFFF0H至FFFFFH共16个字节存放启动程序。 （3）8086应用程序不能把这些区域改作其他用途，否则会使系统与未来Intel产品不兼容。 （4）此外，ROM和RAM可位于1M

20、B存储空间的任何位置。2 接口设计中需要考虑的一些问题 （1）CPU总线的负载能力。小型系统中CPU可直接与存储器相连，而较大系统中，需增加缓冲器、驱动器等。 （2）CPU时序和存储器存取速度的配合问题。系统中，CPU的读写时序是固定的，这时就要考虑对存储器存取速度的要求;若存储器已经确定，则需要考虑是否要插入等待周期。CPU与存储器交换数据，或从存储器取指，须执行1个总线周期，而最小总线周期由4个T状态组成。若存储器速度较慢，CPU就根据存储器送来的READY信号(无效)，在T3后插入等待状态TW，从而延长了总线周期，直到存储器准备完成。 （3）存储器地址分配和选片问题。内存扩展和因不同用途

21、的划区都涉及存储器的地址分配和选择。当多片存储芯片组成存储器时，存在选片信号问题。3 CPU提供的信号线(1)D0-Dl5: 16位数据线，接口电路中分两部分，低8位数据线D0-D7和高8位数据线D9-D15，CPU可分别对低8位和高8位数据线操作，可同时对16位数据线操作。(2)A0-A19: 20位地址线。尽管8086 CPU是16位，但内存单元仍是8位。8086 CPU所允许的最大内存容量是1M字节，而非1M个字。(3)M/IO:8086 CPU地址线上信息有内存地址和外设地址两种。指定当前地址线上地址信息的类型。M/IO=0，地址线信息为外设地址;反之为内存地址。(4)RD:读信号线。

22、当其有效时，表明CPU从内存读数据，这时数据线的数据流沿内存到CPU的方向流动。(5)WR:写信号线。当其有效时，表明CPU写数据到内存。这时数据线的数据流沿CPU到内存的方向流动。(6) BHE:总线高位有效信号。当其有效时，表示CPU是对高8位的数据线的操作。与一般的8位CPU相比，该信号8086 CPU系列所特有，是掌握8086 CPU与内存接口的关键点。5.4.2 存储器接口举例1 ROM扩展电路2 RAM扩展电路3 译码方式4 3-8译码器74LS13812345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A

23、1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14VCC1、27256引脚图有专用写入器。编程电压Vpp12.5V (14.0VMax) 典型芯片（ Intel 27系列）系列） 2716 2K8bit 2732 4K8bit 27256 32K8bitA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 CE OED7D6D5D4D3D2D1D02、27256逻辑图1 可擦除的PROM（Erasable Programmable ROM）型号和容量有直接的关系，“27”后面的数字除以8就是容量，单位是KB。比如，2716的容量是16/8=2

24、,即2KB，有11条地址线，2732的容量是4KB (32/8，有12条地址线。27系列EPROM芯片An-1|A0数据线D7|D0地址线VPPVCCGNDOECS电源线控制线27系列EPROM芯片n信号线可分为如下几类：n总线部分：nD0D7，数据线nA0An1，地址线。n是地址线个数。对于2716，n为11，对于27256，n15。n电源部分：nVCC，GND，电源和地nVPP，编程电压。在CPU仅对芯片进行读操作时，Vpp一般直接接电源电压。n控制部分：nOE 读控制线。当其有效时，数据从EPROM内的某个单元通过数据线传送到CPU。nCS 片选线。该信号一般为低电平有效。有效时表示本芯

25、片工作。芯片编程时常作编程控制线。 （1）指定作用：CPU对芯片进行访问时，不可能所有芯片都同时与CPU交换数据，只有CPU所指定的芯片才能与其传送数据。CPU访问内存，只有指定芯片的CS有效，而其他芯片的CS无效。（2）一般由高位地址线产生例：设计一ROM扩展电路，容量为32K字，地址从00000H开始。n解：n（1）确定内存容量、芯片种类和个数n32K16bit=64K 8 bit =64KBn27256容量为32KBn其个数：64 KB/32 KB=2(片)（2）确定地址范围(最小、最大地址）地址范围00000H0FFFFH 共64KB=216B内存单元例：若存储空间首地址为1000H，

26、写出存储器容量分别为1K8、2K8、4K8、8K8位时所对应的末地址。解： 1K 8 :末地址末地址=1000H+3FFH=13FFH 1K=210 ， 16=24 1K=22(24)2 =4162 =400H 2K 8 : 末地址末地址=1000H+7FFH=17FFH 2K=211 ， 16=24 2K=23(24)2 =8162 =800H 4K 8 : 末地址末地址=1000H+FFFH=1FFFH 4K=212 ， 16=24 4K=(24)3=1163 =1000H 8K 8 : 末地址末地址=1000H+1FFFH=2FFFH 8K=213 ， 16=24 8K=21(24)3

27、=2163 =2000H（2）确定地址范围(最小、最大地址）地址范围00000H0FFFFH 共64KB=216B内存单元高位地址A19-A16保持不变，仍为0H:片选信号由A19-A16产生。当其为0H时，片选信号有效。27256地址线A14-A0共15根，选取CPU中A15-A1相连，A0区分奇偶地址，不能参与地址译码，否则无法同时读出一个字的内容。（3）电路2 27 72 25 56 6E EP PR RO OM MA14A0D7D0CS OE2 27 72 25 56 6E EP PR RO OM MA14A0D7D0CS OEM/IOA19A18A17A16A15|A1D15|D8D

28、7|D0RD偶片奇片数电知识补充：（1）正负逻辑：在逻辑电路中，输人和输出一般都用电平来表示。这种关系可由人们任意地加以规定。（2）如 正逻辑：高电平为1，低电平为0 负逻辑：高电平为0，低电平为1 （3）一般用正逻辑函数描述电路，在过渡到负逻辑时（单片机控制信号中常用）只需按下列方式互换各种运算: 与或，非非，与非或非，异或同或 国内所用符号 国外所用符号2 静态随机存取存储器(SRAM)扩展电路例：一片62256为32K8bit的RAM 地址线15根， 数据线8根， 控制信号3根（WR,OE,CS）。常用RAM有： 6116 6264 62256型号和容量有直接的关系，“61,62”后面的

29、数字除以8就是容量，单位是KB。比如，6116的容量是2KB, 6264的容量是8KB 。62系列静态RAM芯片n信号线可分为如下几类：n总线部分：nD0D7，数据线nA0An1，地址线。n是地址线个数。对于6116，n为11，对于62256，n15。n电源部分：nVCC，GND，电源和地n控制部分：nOE 读控制线。当其有效时，数据从RAM内的某个单元通过数据线传送到CPU。nWR 写控制线。当其有效时，CPU把数据通过数据线传送到RAM中的某个单元。 nCS 片选线。该信号一般为低电平有效。有效时表示本芯片工作。n例: 设计一RAM扩展电路，容量为32K字，地址从10000H开始。芯片采用

30、62256。n解：n（1）确定内存容量、芯片种类和个数n32K16bit=64K 8 bit =64KBn62256容量为32KBn其个数：64 KB/32KB=2(片)（2）确定地址范围地址范围10000H1FFFFH 共64KB=216B内存单元高位地址A19-A16保持不变，为0001:片选信号由A19-A16产生。ROM在一般正常工作过程中，CPU对它只读不写，即总是16位的操作;但对RAM，因为CPU不仅读操作，还写操作。写操作有3种类型:写16位数据，写低8位数据和写高8位数据。三种操作类型，A0两种逻辑状态,解决办法：BHECS片选信号由A0和BHE决定 地址连接是关键：地址连接

31、是关键：片内（低地址），片选（高位地址） 片选译码方法：片选译码方法：全译码全译码; 部分译码部分译码; 线选译码线选译码3 地址译码方式（1）全译码法）全译码法 片内寻址未用的全部高位地址全部高位地址线都参加译码，译码输出作为片选 信号，使得每个存储器单元地址唯一。译码电路较复杂，一般用一般用3-8译译 码器等实现。码器等实现。（2）部分译码法）部分译码法 片内寻址未用的部分高位地址部分高位地址来译码产生片选信号（简单简单），存在地址重叠区。（3）线选法）线选法 片内寻址未用的任一根任一根高位地址线做为片选信号，直接连接各存 储器的片选端来区别各芯片的地址。易造成地址重叠和芯片地址不连续 优

32、点： 速度快：电路中往往使用一片74LS 138芯片就完成了CS片选信号的产生，信号由级联而造成的延时大大减少，从而提高译码速度。 译码系统简单：一片74LS138译码芯片可提供8个片选信号，大大简化译码电路。用74LS138译码器取代组合逻辑电路 常用的译码芯片74LS138译码器，功能是38译码器，有三个选择输入端C、B、A，可选择8个低电平输出端 Y7 Y0，和三个使能输入端G1=1、G2A=0，G2B=0，有效时方可工作.74LS138功能表 一般方案：地址总线低位接存储器，高位部分接74LS138选择、使能输入端，M/IO接74LS138使能输入端。高位地址信号线数大于138选择、使

33、能输入端数时，可考虑部分译码和组合逻辑电路n有关存储器接口的内容一般有2种n给出电路，指出地址n给出地址，设计电路例：试用6116（2K8bit）芯片组成8K8bit的RAM，要求画出与某八位CPU的连线图，设起始地址为80000H。80000H-81FFFHA19 A18 A17 A16A15 A14 A13 A12 A11 A0最小地址1 0 0 0 0 0 0 0 0 0最大地址1 0 0 0 0 0 0 1 1 1例：某系统存储器中配备容量分别为例：某系统存储器中配备容量分别为2K8位的位的EPROM和和1K8位的位的RAM。采用。采用74LS138译码器产生片选信号：译码器产生片选信

34、号：Y0，Y1，Y2直接到三片直接到三片EPROM（1#，2#，3#）；）；Y4，Y5则通则通过一组门电路产生四个片选信号接到四片过一组门电路产生四个片选信号接到四片RAM（4#，5#，6#，和，和7#）。试确定每一片存储器的寻址范围。）。试确定每一片存储器的寻址范围。 A15 A14 A13 A12A11 A10 A9 A8 A7 A0地址范围1# 1 0 0 0 08000H87FFH2# 1 0 0 0 18800H8FFFH3# 1 0 0 1 09000H97FFH4# 1 0 1 0 0 0A000HA3FFH5# 1 0 1 0 0 1A400HA7FFH6# 1 0 1 0 1 0A800HABFFH7# 1 0 1 0 1 1AC00HAFFFH存储器片选信号低电平有效 例：在8086系统中，试用4K8位的EPROM 2732和2K8位的静态6116以及74LS138译码器，构成一个16KB的ROM(从F0000H开始)和8KB的RAM(从C0000H开始)，设8086工作于最小模式。画出硬件连接图，写出ROM和RAM的地址范围。（1）芯片