D算术逻辑运算电路PPT学习教案

1、会计学1D算术逻辑运算电路算术逻辑运算电路1 0 1 1 A 1 1 1 0 B1 1 0 Ci-11 1 0 0 1 . i+1. 1位全加器二进制加法运算举例半加全加第1页/共42页真值表1111101011011011000101110100101010000000COQPCI1位全加器逻辑符号COCI Q P 第2页/共42页P Q CIP Q CIP Q CIP Q CICOP QQ CIP CI ()PQCICOP QPQ CI 与或异或与或非？ 思考：如何列写1位全加器的与或非形式？集成1位全加器74183、74184第3页/共42页COB3A3B2A2B1A1B0A03210C

2、OCI COCI COCI COCI Q P Q P Q P Q P 2.多位全加器4位全加器串行进位的速度低？ 思考：如何构成n位全加器？第4页/共42页迭代下去，最终有：1111111()()iiiiiiiiiiiiiiiiiiiiiiiiiiCOP QPQCIP QCGPQCPCOCGCP CICOCGCPCICOCGCP CGCPCI令则同理则112121012100.nnnnnnnnnnnnnCOCGCPCGCPCP CGCPCP CPCPCGCPCP CPCPCPCI超前进位只有2级门电路延时，速度高第5页/共42页集成4位加法器74283COCI 3 0 Q 3 0 P 3 0

3、？ 思考：如何用74283构成8位加法器？第6页/共42页实现方法：错位存储实现 P166页图4.73.算法移位？ 思考：定点数左移或右移1位结果是什么？移位寄存器实现第7页/共42页真值表ABFABFA=BFAB000100100110100110104.比较运算1位比较器A BA BA B FABFABABABFAB第8页/共42页多位比较器实现方法：先比较两个数的最高位，若相等；再比较次高位，以此类推。COMPA0A1A2AB03PFABFABA3B0B1B203QB3PQFAB集成4位数值比较器7485第9页/共42页输入输入输出输出A3 B3A2 B2A1 B1A0 B0ABABFA

4、B3 100A3 B2 100A3=B3A2 B1 100A3=B3A2=B2A1 B0100A3=B3A2=B2A1=B1A0 B0010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B00010017485功能表第10页/共42页【例】用7485构成8位数值比较器FABFABFABCOMP 高位片03PQPQ03COMP 低位片A0A1A203PA3QPQ03B0B1B2B31A4A5A6A7B4B5B6B7第11页/共42页1. 加法运算与ALU的组织2. 减法运算与求补电路3. 乘法的实现与A

5、LU的结构4.2 算术逻辑单元ALU的组织连加法移位相加法第12页/共42页1.加法运算与ALU组织(1)取操作数（被加数M）存入累加器A中CLA: A0; BM; AA+B(2)取另1操作数N并与M相加，和存入A中ADD: BN; AA+B(3)将和存入存储器STO: MEMA第13页/共42页目标寄存器源寄存器运算符源寄存器第14页/共42页nnnnnnOvrA BA B 真值表01111011010100010110001011000000OvrnBnAn（3）浮点数加法运算对阶第15页/共42页2.减法运算与求补电路？ 思考：补码系统中， 如何求相反数？ 思考：能否将加、减电 路统一起

6、来？第16页/共42页ADDSUBP4P3P2P1P0Q4Q3Q2Q1Q043210CO&第17页/共42页3.乘法运算与ALU结构加法的扩展，通过连加法或移位相加法实现 配置： 寄存器Y存放M；递减计数器C存放N；累加器A存放积P。AA+YCC-1第18页/共42页第19页/共42页方案1:（M、N的字长均为n）u2n位的累加器u2n位的全加器方案2:un位普通累加器和n位递增计数器构成A 将全加器的溢出作为递增计数器的计数使能信号un位全加器第20页/共42页递增计数器累加器H4L44位全加器寄存器BOver递减计数器C被加数加数第21页/共42页步骤步骤递增计数器递增计数器 累加器累加器

7、递减计数器递减计数器BStep10000000001011011Step20000101101001011Step30001011000111011Step40010000100101011Step50010110000011011Step60011011100001011第22页/共42页手动乘法运算举例 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1第23页/共42页 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 1 1 0 1

8、1 0 0 0 1 1 1 1第24页/共42页 1 1 0 1 1 0 1 1 1 1 0 1 第一次部分积 1 1 0 1 部分积之和右移1位 1 1 0 1 第二次部分积 1 0 0 1 1 1 部分积之和 1 0 0 1 1 1 部分积之和右移1位 0 0 0 0 第三次部分积 1 0 0 1 1 1 部分积之和 1 0 0 1 1 1 部分积之和右移1位 1 1 0 1 第四次部分积 1 0 0 0 1 1 1 1 部分积之和 1 0 0 0 1 1 1 1 部分积之和右移1位第25页/共42页 A3 A2 A1 A0 B3 B2 B1 B0 (A3 A2 A1 A0) B0 第一次

9、部分积 P3/ P2/ P1/ P0 部分积之和右移1位 (A3 A2 A1 A0) B1 第二次部分积 P5/P4/P3/P2/ P1 P0 部分积之和 P5/P4/P3/P2/P1 P0 部分积之和右移1位 (A3 A2 A1 A0) B2 第三次部分积 P6/P5/P4/P3/P2 P1 P0 部分积之和 P6/P5/P4/P3/P2 P1 P0 部分积之和右移1位 (A3 A2 A1 A0) B3 第四次部分积 P7 P6 P5 P4 P3 P2 P1 P0 部分积之和 P7 P6 P5 P4 P3 P2 P1 P0 部分积之和右移1位第26页/共42页计数器C累计器A寄存器B B0全

10、加器YB0被乘数乘数来自存储器寄存器Y00,1nnAA Y BASRA ACarry BSRB BACC 第27页/共42页YCarryABCMem110100000101101001101011011011010011010011011010011shr1101100111101001111010100111100010shr11010010011110001shr1101100011111000111010100011110000shr第28页/共42页（3）乘法运算的其它考虑第29页/共42页第30页/共42页1. 基本的逻辑运算 与、或、非、异或、同或等2. 中规模集成ALU模块741

11、814.3 逻辑运算和中规模集成ALU控制端：M,S3,S2,S1,S0M1：逻辑运算M0：算术运算第31页/共42页1. 1位BCD码加法运算2. 多位BCD码全加器3. BCD码乘法4.4 BCD码运算？ 思考：两个1位BCD码相加， 结果范围是什么？第32页/共42页N二进制数二进制数十进制数十进制数COB3B2B1B0D21D8D4D2D1000 0 0 00 0 0 0 0 9 01 0 0 10 1 0 0 110 01 0 1 01 0 0 0 011 01 0 1 11 0 0 0 1 15 01 1 1 11 0 1 0 11610 0 0 010 1 1 01710 0 0

12、 110 1 1 118 10 0 1 01 1 0 0 019 10 0 1 11 1 0 0 1第33页/共42页111111B8B4B2B1修正条件为： CO+B8B4+B8B2第34页/共42页AB30PB0B130QB2CI30B3CO84218421被加数加数30P1230Q4CI308CO842184211&FCO和相加修正判别修正1位BCD码全加器电路图第35页/共42页COCI Q P COCI Q P COCI Q P COCI Q P 总进位第36页/共42页余余3码码9的补码的补码10的补码的补码0 0 1 11 1 0 00 0 1 10 1 0 01 0 1 11

13、1 0 00 1 0 1 1 0 1 01 0 1 10 1 1 0 1 0 0 11 0 1 00 1 1 11 0 0 01 0 0 11 0 0 00 1 1 11 0 0 01 0 0 1 0 1 1 00 1 1 11 0 1 00 1 0 10 1 1 01 0 1 10 1 0 00 1 0 11 1 0 0 0 0 1 10 1 0 0第37页/共42页CPA/SA寄存器B寄存器D触发器MC14561MC14560结果第38页/共42页3.BCD码乘法 5 6 3 2 A3A2A1A0 8 B0 1 6 2 4 4 8 4 0 4 5 0 5 6第39页/共42页000001000100COCO