第5讲VHDL对基本电路行为的描述方法

1、第五讲第五讲 vhdl语言对基本电路行为的语言对基本电路行为的描述方法描述方法 提纲提纲l对设计实体的描述l对接口的描述：vhdl语言的entity结构l对接口的描述：对象类型l对行为的描述：vhdl的architecture结构l采用ieee 1164llibrary和 packagelconfigurationl简单信号赋值语句l简单信号赋值语句：信号的执行机制l条件信号赋值语句l选择信号赋值语句lvhdl中的延迟模型对设计实体的描述对设计实体的描述lvhdl语言主要是对设计对象进行描述寄存器，逻辑模块，芯片，印制板，系统l数字系统的哪些方面需要我们描述接口：设计实体对外部的连接关系功能：

2、设计实体所进行的操作对接口的描述：对接口的描述：vhdl语言的语言的entity结构结构l接口是全部端口（port）的集合port是一种新的编程对象：信号port具有类型定义，如bitport具有工作模式定义：in, out, inout (双向)对接口的描述对接口的描述: 对象类型对象类型lvhdl支持四种基本的对象类型：变量（variable）,常量（constant）,信号（ signal）和文件（file）l变量和常量类型和传统的编程语言定义一致l信号类型是针对数字系统的描述而定义的与变量类型的区别在于信号值是与时间相联系的信号的内部表示是一个时间-值的序列!（该序列常被称为信号的驱动

3、序列）entity描述实例描述实例对行为的描述：对行为的描述：vhdl的的architecture结构结构对行为的描述：对行为的描述：vhdl的的architecture结构结构l描述了输出信号与输入信号之间的关系：信号赋值语句定义了传输延迟类型bit在描述真实的物理信号上是不够的：需要采用 ieee 1164定义采用采用ieee 1164采用采用ieee 1164l使用ieee 1164赋值系统之前需要加入library和package声明语句library（库）和（库）和 package（包）（包）llibrariy中包含了映射到实际文件目录的逻辑单元lpackage是类型定义，子程序和函

4、数的集合用户定义的package和系统packageconfiguration（配置）（配置）configuration（配置）（配置）l将数字系统的接口与内部的具体实现分离开来。一个entity可以有多个不同的architectureslconfigurations（配置）将 entity和一个特定的 architecture对应起来绑定规则：默认和直接定义设计单元设计单元lvhdl程序由基本设计单元和次级设计单元组成l基本设计单元entityconfigurationpackage声明这些都是独立于其他设计单元的部分l次级设计单元package体architecture简单信号赋值语句简单

5、信号赋值语句简单信号赋值语句简单信号赋值语句l常数类型常数值在vhdl程序中是不能改变的。l在architecture中采用了信号和信号赋值语句内部信号用来连接实际的电路元件l一条语句能够转入执行的前提条件是表达式敏感表中的信号有事件（event）发生信号赋值语句和电路中的信号存在一一对应的关系vhdl语句的执行顺序是由电路中的信号事件（event）的传播来决定的。文本中的语句顺序和实际的语句执行顺序没有必然的联系简单信号赋值语句：信号的执行机制简单信号赋值语句：信号的执行机制简单信号赋值语句：信号的执行机制简单信号赋值语句：信号的执行机制l如果没有对信号作初始化处理，则信号的初始值是由信号类

6、型的默认初始值来确定的l信号的时刻-数值对的序列就构成了一个波形ltransaction（处理）是信号赋值的内部表示event（事件）对应于信号赋值产生了新值一个transaction（处理）所引起的信号赋值有可能没有改变信号的值简单信号赋值语句：信号的执行机制简单信号赋值语句：信号的执行机制l关于信号未来赋值的一个序列就构成了该信号的一个驱动（driver）l信号的当前值就是序列头部的transaction中的值简单信号赋值语句：信号的执行机制简单信号赋值语句：信号的执行机制l在一条信号赋值语句中可以定义多个波形元素l该语句描述了在未来时刻信号将要发生的transition每一个transi

7、tion就定义为一个波形元素简单信号赋值语句：信号的执行机制简单信号赋值语句：信号的执行机制l共享的总线信号值是如果确定的？l我们需要对共享的信号值进行“判决”提取全部驱动器队列头中的值按照判决函数确定信号的值l预定义的ieee 1164判决类型是 std_logic和std_logic_vector条件信号赋值语句条件信号赋值语句条件信号赋值语句条件信号赋值语句l第一个为真的表达式决定了输出值！选择信号赋值语句选择信号赋值语句选择信号赋值语句选择信号赋值语句l“when others”子句可以用来保证所有的情况都被覆盖到了！一个完整的一个完整的vhdl程序模板程序模板vhdl中的延迟模型中的

8、延迟模型l惯性延迟默认的延迟模型适合于描述电路单元，像与非门等的延迟l传输延迟适合于描述具有非常小惯性的物理器件，像连线的延迟全部的输入事件（event）都传输到输出信号上ldelta延迟vhdl仿真器为了保证事件的正确执行顺序而自动插入的无穷小延迟vhdl中的延迟模型：惯性延迟中的延迟模型：惯性延迟lsignal = reject time-expression inertial value-expression after time-expression;l最常用的波形表达式vhdl中的延迟模型：惯性延迟中的延迟模型：惯性延迟vhdl中的延迟模型：中的延迟模型：delta延迟延迟vhdl中的延迟模型：中的延迟模型：delta延迟延迟vhdl中