第二章双极型逻辑集成电路

1、第二章 双极型逻辑集成电路电流控制源学习要求v掌握集成晶体管和分立式晶体管的区别？v集成晶体管中的寄生效应v隔离工艺v晶体管-晶体管逻辑（TTL）电路v发射极耦合逻辑（ECL）电路v思考题复习v二极管的工作特性PN结的形成正向偏置的PN结反向特性PN结的特性双极型晶体管双极型晶体管剖面图、结构和逻辑符号双极型晶体管以电子和空穴为载流子（bipoly，双极型），而且由载流子中的少数载流子决定器件的性能。以控制电流来达到放大、开关特性的电流控制器件分为三个区三极管结构模型三极管的工作是靠改变两个PN结的工作状态来完成的载流子输运过程示意图图中，蓝色表示电子流，白色表示空穴流反向工作状态晶体管的输入

2、特性v与 p-n 结的正向特性相似共发射极v当VCE增加时，由于基区宽度减小，注入到基区中的少数载流子的复合减少，故IB减少共基极v在同样的VBE下，VCE越大，IE越大三极管伏安特性反向工作特性反向工作特性正向工作特性正向工作特性IB=0Cut-off三极管工作状态总结工作状态发射结集电结工作区正向活跃状态正偏反偏正向工作区反向活跃状态反偏正偏反向工作区关闭状态反偏反偏截止区饱和状态正偏正偏饱和区三极管放大电路这是逻辑电路设计中常用的工作状态0VBCVBE饱和区（正偏）（反偏）（反偏）（正偏）反向工作区截止区正向工作区晶体管处于放大区的三个必要条件v发射结正偏，结电阻很小，即输入电阻很小v集

3、电结反偏，结电阻很大，即输出电阻很大v有一定的放大倍数（13），F=IC/IB集成晶体管逻辑电路发展状况v从直接耦合晶体管逻辑（DCTL）、RTL、DTLv广泛应用饱和型逻辑集成电路：TTLvSTTL和LSTTL以及ASTTL和ALSTTLv继承注入逻辑（I2L）v发射极耦合（ECL）电路非饱和逻辑集成电路 以TI公司6070年代末推出54/74系列TTL电路为例子54 军用74 民用 逻辑电路和逻辑表达式进行逻辑运算和变换的电路称为逻辑电路门电路是基本单元（与非门）2.1 双极型逻辑集成电路中的寄生效应双极型n-p-n的横向扩散的集成npn晶体管n+掩埋层n+ P基区n+p+隔离区p+n+p

4、+隔离区np-衬底nn+掩埋层vinvout最高电位最低电位（1）2.1.1集成晶体管与分立晶体管的区别端电流关系式：IE=IB+IC+ISN+PNN+pNPNPNPE(N+)B(E-P)C(B-N)S(C-P)EBCS2.1.2理想本征集成双极型晶体管 埃伯斯埃伯斯-莫尔（莫尔（EM）模型（）模型（1954年年Ebers和和Moll提提出来）出来） 电流电压关系：电流电压关系： F F、R R分别是分别是NPNNPN管正、反向运用时的共基极短路电流管正、反向运用时的共基极短路电流增益增益 SFSF、SRSR分别是分别是PNPPNP管正、反向运用时的共基极短路电流管正、反向运用时的共基极短路电

5、流增益增益 Vt=KT/q（等效热电压）波尔兹曼常数、绝对温度、电子（等效热电压）波尔兹曼常数、绝对温度、电子电荷量电荷量11110111101tSCtBCtBEVVSSVVCEVVESSFRSSFFSRRFRSCBEeIeIeIIIIIEM模型参数说明 参数参数F F、R R 、 SF SF 、 SRSR由杂质浓度、结由杂质浓度、结深和工艺参数决定深和工艺参数决定 V Vt t是由两个物理常数和温度的函数决定，属是由两个物理常数和温度的函数决定，属于环境变量。室温下，于环境变量。室温下，V Vt t26mV26mV I IESES、I ICSCS、I ISSSS分别表示基分别表示基- -射饱

6、和泄漏电流、射饱和泄漏电流、基基- -集饱和泄漏电流和传输饱和电流集饱和泄漏电流和传输饱和电流（1）集成双极晶体管的有源寄生效应 简化EM模型： PN结正偏工作时，VF0，（eVF/Vt-1）eVF/Vt PN界反偏时，VRVT=1.4V 缩短了开关门时间，提高电路的速度 初导通时，T2管射极电流IE2全部流入T5基极，加速T5饱和；当T6管导通，起分流作用，减轻了T5管的饱和深度，加快了T5管导通速度 截止初期，T2管截止，T6管提供T5管存储电荷的低阻通道，提高了T5管截止速度 改善了电路的温度特性2.2.3六管单元与非门的电压传输特性 直流分析 电压传输特性 静态参数 瞬态特性4k1k1

7、003k5002502.4 TTL电路的改进结构 TTL电路是晶体管电路是晶体管-晶体管逻辑电路的英文缩写晶体管逻辑电路的英文缩写（Transister-Transister-Logic ），是数字集成电），是数字集成电路的一大门类。它采用双极型工艺制造，具有高速路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等特点。度低功耗和品种多等特点。 从六十年代开发成功从六十年代开发成功第一代产品以来现有以下几代产品。第一代产品以来现有以下几代产品。 第一代第一代TTL包括包括SN54/74系列，（其中系列，（其中54系列工作温度为系列工作温度为-55+125，74系列工作温度为系列工作温

8、度为0+75) ，低功，低功耗系列简称耗系列简称LTTL，高速系列简称，高速系列简称HTTL。 第二代第二代TTL包括包括肖特基箝位肖特基箝位系列（系列（STTL)和低功耗肖特基和低功耗肖特基系列（系列（LSTTL）。）。 第三代为采用等平面工艺制造的先进的第三代为采用等平面工艺制造的先进的STTL(ASTTL)和和先进的低功耗先进的低功耗STTL（ALSTTL）。由于）。由于LSTTL和和ALSTTL的电路延时功耗积较小，的电路延时功耗积较小，STTL和和ASTTL速度很速度很快，因此获得了广泛的应用。快，因此获得了广泛的应用。SBD（Schottky Barrier Diode） 工作原理

9、：利用金属和半导体接触时由于两者的功函数不同，工作原理：利用金属和半导体接触时由于两者的功函数不同，而会产生一个静电势垒差，这个势垒差决定了而会产生一个静电势垒差，这个势垒差决定了SBD的电压的电压电流关系类似于电流关系类似于PN结的整流特性结的整流特性 I=IDSexp(V/Vt)-1 I=IS(exp(V/T-1) 与与PN结差别如下：结差别如下： 反向饱和电流大反向饱和电流大 正向导通压降小正向导通压降小 电阻高电阻高 多子导电器件，没有储存效应，响应速度快多子导电器件，没有储存效应，响应速度快 材料：材料： Pt铂、铂、Mo钼、钼、W钨、钨、AL铝等铝等 PtSiTi/WAL多层金属薄

10、膜系统多层金属薄膜系统阴极（外延层）阳极（金属）肖特基二极管图肖特基钳位晶体管（SCT） Schottky Catching Transistor（SCT） 由图可知：由图可知：SCT制作工艺完全兼容制作工艺完全兼容TTL （图（图2-14） SBD使使SCT的基极的基极-集电极之间电压集电极之间电压VBC钳位钳位在在SBD的导通电压的导通电压 工作特点：工作特点： 正向工作区或截止区正向工作区或截止区 反向工作区或饱和区反向工作区或饱和区 缩小存储时间缩小存储时间 降低降低VCES 问题：问题： 饱和压降较高，反向漏电流大饱和压降较高，反向漏电流大BCE 符号图肖特基晶体管的剖面图见书19页

11、图2-140VBCVBE饱和区（正偏）（反偏）（反偏）（正偏）反向工作区截止区正向工作区SCT等效电路图STTL电路采用了这样的结构延迟时间小降到了3ns，功率：19mWLSTTL，延迟时间：9.5ns功率：2mWSBD钳位晶体管（SCT） 平面结构图 横截面图 电路符号图 等效电路图 电特性2.2.4 STTL和LSTTL电路 六管单元六管单元STTL与非门电路（如图与非门电路（如图2-15） 采用采用SBD钳位晶体管的六管单元与非门电路（用钳位晶体管的六管单元与非门电路（用SCT代代替了除不会进入饱和状态的替了除不会进入饱和状态的T4管外所有晶体管）管外所有晶体管） STTL电路的特点（优

12、、缺点）：电路的特点（优、缺点）： 在输入端用在输入端用SBD钳位，消除负压冲击钳位，消除负压冲击 T1管减小高电平输入电流。管减小高电平输入电流。T1管工作在反向饱和区，所以管工作在反向饱和区，所以SBD限制了反向工作时限制了反向工作时“发射结发射结”的偏置电压的偏置电压l电路的抗干扰能力下降了。因为电路的抗干扰能力下降了。因为VCES1提高了，提高了，T2管的基极电压管的基极电压=输入电压输入电压+VCES1，所以门槛电平降低了。，所以门槛电平降低了。lT5管由于管由于SBD钳位，集电结电压降下降。导致输出低电平电压上钳位，集电结电压降下降。导致输出低电平电压上升。升。l输出电压的上升沿和

13、下降沿都很陡，会产生严重的传输反射干扰输出电压的上升沿和下降沿都很陡，会产生严重的传输反射干扰低功耗肖特基TTL（LSTTL） 电路如图电路如图2-16 采用肖特基势垒二极管代替多发射极晶体管作为输入管采用肖特基势垒二极管代替多发射极晶体管作为输入管 将将T4管的基极泄放电阻管的基极泄放电阻R4由接地改为接输出端由接地改为接输出端Vo，并加上，并加上SBD管管D5、D6 特点：特点： 采用高阻值电阻使功耗下降为标准采用高阻值电阻使功耗下降为标准TTL门的门的1/5左右左右 改用以改用以SBD为输入管的为输入管的DTL电路。高电平输入电流小、速度快、击电路。高电平输入电流小、速度快、击穿电压高穿

14、电压高 对对R4的改动使得通过的改动使得通过R4的电流变小，所以电路功耗下降，同时提高的电流变小，所以电路功耗下降，同时提高了高电平输出时的电流了高电平输出时的电流 增加增加D5、D6使电路的速度提高。使电路的速度提高。D5在电路导通的瞬间反抽在电路导通的瞬间反抽T4管基管基区的存储电荷；区的存储电荷；D5、D6在输出端高电平转低电平时导通加速在输出端高电平转低电平时导通加速T5管的管的导通导通n 低电平噪声容限下降低电平噪声容限下降LSTTL电路的结构 分为三部分（见图分为三部分（见图2-16）：输入级、分相级（驱动级）、输）：输入级、分相级（驱动级）、输出级出级 工作状态：工作状态： 低电

15、平输入时，低电平输入时，T2、T5、T6截止，输出高电平截止，输出高电平 高电平输入时，高电平输入时，D3、D4截止，截止，T2、T5、T6导通，导通，T3、T4截止，输截止，输出低电平出低电平 输入级的特点输入级的特点 输入击穿电压提高输入击穿电压提高 提高了电路的速度提高了电路的速度 避免了高电平输入漏电流（电路输入阻抗、扇出能力提高）避免了高电平输入漏电流（电路输入阻抗、扇出能力提高） 更有效地限制了反向过冲现象更有效地限制了反向过冲现象 输出级的特点输出级的特点 降低了截止功耗，增加了扇出系数降低了截止功耗，增加了扇出系数 加快下降沿的速度，减小了内部噪声加快下降沿的速度，减小了内部噪

16、声 阈值电压下降，使低电平噪声容限下降阈值电压下降，使低电平噪声容限下降三级放大结构的LSTTL 电路结构见图电路结构见图2-19 输入端上升沿时输入端上升沿时 D8管提供过驱动电流管提供过驱动电流 T2管导通后，管导通后，D8管截止管截止 输入端下降沿时输入端下降沿时 T2管基区的超量存储电荷通过管基区的超量存储电荷通过D2、D4泄放泄放 降低了降低了tpd5.5ns2.2.5 ASTTL和ALSTTL电路 采用介质隔离等平面工艺（见图采用介质隔离等平面工艺（见图2-20），最），最大限度地减少了晶体管的面积大限度地减少了晶体管的面积 等平面：氧化层与硅表面几乎一样平等平面：氧化层与硅表面几

17、乎一样平 在在Si3N4与与SiO2层采用光刻刻出空处，用层采用光刻刻出空处，用O2氧化氧化此处，形成等平面（利用此处，形成等平面（利用Si3N4与与SiO2在氧化速在氧化速度上不同制成）度上不同制成） 采用低能离子注入技术形成基区，再采用浅采用低能离子注入技术形成基区，再采用浅结砷扩散工艺形成发射区，减少基区宽度结砷扩散工艺形成发射区，减少基区宽度 新电路设计技术提高电路的性能新电路设计技术提高电路的性能 2427页页2.2.6 FAST电路 FAST（采用等平面工艺（采用等平面工艺II制造）制造） 在光刻后，先在空白处的衬底刻一个凹槽，再在在光刻后，先在空白处的衬底刻一个凹槽，再在此处氧化

18、（氧化层几乎埋入衬底）此处氧化（氧化层几乎埋入衬底） 晶体管的晶体管的fT达到达到5GHz 电路上采用三级结构基本门电路上采用三级结构基本门 延迟时间：延迟时间：2ns 功耗：功耗：4mW2.2.7 简化逻辑门 分为三类：输入门、内部门和输出门 输入门：输入阻抗高、抗干扰能力强 输出门：负载能力强 内部门：数量大、功耗小、电路简单2.2.5 LSTTL门电路的逻辑扩展 实际的需要 按输出结构的不同分： 基本门 集电极开路（OC）门 三态（3S）门（1）基本门 （2）OC门 “线与”状态时，造成逻辑混乱、甚至烧坏T5管 结构：把标准系列与非门中的高电平输出驱动级去掉，直接由输出管T5的集电极输出

19、。输出端用导线接在一起，接到一个公共的上拉电阻上，实现“线与” 缺点：速度慢、负载能力差与非门VCC与非门与非门实现“线与”功能Y=ABCD =AB+CD（3）三态逻辑（TSL）门 TSL：third state logic gate输出状态：高电平、低电平和禁止态（高阻态）控制信号可在控制信号可在E EN N处加入，也可在处加入，也可在 处处加入：加入：E EN N0 0， 1 1，则，则C=0C=0，v vB1B1=0.7V=0.7V，v vc2c20.7V0.7Vv vB4B4v vc2c20.7V0.7V，T T4 4截止（截止（T T4 4导通的电位导通的电位v vB4B41.4V1

20、.4V）v vB1B1=0.7V=0.7V，T T5 5截止，输出端截止，输出端Y Y为高阻状态。为高阻状态。E EN N1 1， 0 0，C=1C=1，对与非门另两，对与非门另两个个A A、B B输入端无影响，为正常的与非门电路输入端无影响，为正常的与非门电路。当当A AB B1 1，则，则T T2 2、T T5 5导通，导通，v vc2c21.0V1.0V（前已分析）。二极管前已分析）。二极管D D处于反相截止状态（处于反相截止状态（因为其阳极电压因为其阳极电压v vc2c21.0V1.0V，小于阴极，小于阴极C C点电点电位位v vIHIH=3.6V=3.6V），在电路中不起作用。），在

21、电路中不起作用。若若A A、B B中有一个为中有一个为0 0，则，则T T2 2、T T5 5截止，由截止，由于于v vc2c2v vIHIH0.70.74.3V4.3V，足够保证，足够保证T T4 4导通。导通。即当即当E EN N1 1（ 0 0），二极管），二极管D D在电路在电路中不起作用，电路保持完整的与非门逻辑功中不起作用，电路保持完整的与非门逻辑功能。能。C 发射极耦合逻辑（Emitter Coupled Logic）电路（非饱和型电路） 速度高（延迟时间：0.7ns），但功耗偏大（50mW） 其内部的晶体管工作在非线性区或截止区，从根本上消除了限制速度提高的少数载流子的“存储时

22、间”（1）ECL电路的工作原理 ECL原理门电路 倒相器电路（如图2-32） 差分对管组成 Vin为输入信号；VBB为某一固定参考电压（-1.3伏） VC1和VC2作为输出电压 VBE1=Vin-VBB+VBE2 工作原理：单输入-双端输出的差分放大器 当输入端接低电平-1.7伏时，T1管截至，T2管导通（线性放大区）。VC2=VCC-IC2RC2 当输入端节高电平-0.9伏时，T1管导通（线性放大区），T2管截至。VC1=VCC-IC1RC1， 发射极耦合电流开关 电流型逻辑（CML）电路 inoutVIH（-0.9伏）VIL（-1.7伏）VOVOL（-0.98伏）VOH（0伏）工作原理 或

23、非门电路（见图2-33）：输入部分（核心）、输出级、参考电源 输入部分，同上面的分析 得到“或”和“或非”功能：VC2具有“或”功能，VC1具有“或非”功能（公共集电极为或非输出端，定偏管的集电极为或输出端） 下拉电阻R克服“低频浮空”效应，不用的输入端可以开路 输出部分：避免下一级T1管进入饱和区，放大输出电流。解决前后级互相耦合问题并增加负载能力。 见图中输出端有电平移位 开路输出形式（省略RO1、RO2） 计算输出电压，假定T1-4，TBB，导通时VBE=0.8V，T6、T7在输出高电平时，VBE=0.87V，输出低电平时VBE=0.8V 保持输出相位不变，逻辑关系不变 电流放大，提高负载能力，扩大逻辑功能工作原理 参考电源（见图2-33） ECL电路的逻辑振幅小，抗干扰能力低 VBB的特点：小于VOH，大于VOL在两者中间 定义高、低电平的幅度：V