数字电子技术复习资料12-13(2)

1、第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；2、有符号数的编码；3、格雷码的特点；各种进制如何用BCD码表示；4、有权码和无权码有哪些？例：1、（1100110）B=（ ）8421BCD=（ ）D=（ ）H=（ ）O（178）10=（ ）2=（ ）8421BCD=（ ）16=（ ）82、将数1101.11B转换为十六进制数为（ ）A. D.CH B. 15.3H C. 12.EH D. 21.3H 3、在下列一组数中，最大数是（ ）。A.(258)D B.(100000001 )B C.(103)H D.(001001010111 )8421BCD 4、若用8位字长来表示

2、，（-62）D=( )原5、属于无权码的是（ ）A.8421 码 B.余3 码 C.2421 码 D.自然二进制码6、格雷码具有任何相邻码只有一位码元不同的特性。（ ）7、BCD码是一种人为选定的09十个数字的代码，可以有许多种。（ ）第二章 逻辑代数基础1、基本逻辑运算和复合逻辑运算的运算规律、电路符号；2、逻辑代数的基本定律及三个规则； 3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简（有约束的和无约束的）。例：1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（ ）逻辑关系。A、与 B、或

3、C、非2、数字电路中使用的数制是（ ）。A二进制 B八进制 C十进制 D十六进制3、和逻辑式表示不同逻辑关系的逻辑式是（ ）。ABCD4、逻辑函数F(A,B,C) = AB+BC+的最小项标准式为（ ）。A、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)5、和A+B+C+D相邻的最大项为（ ）A. B. C. D. 6、由于约束项的值始终为 0，所以化简时在卡诺图的相应位置上应填入 0。（ ）7、n变量的全部最大项的逻辑乘恒为0。（ ）8、公式法化简：9、用卡诺图化简法将下列

4、函数画成最简与或式、或与式Y(A，B，C，D)=约束条件：AB+AC=010、求下列函数的反函数 11、求下列函数的对偶式 12、试写出图题各逻辑图的表达式。第三章 集成逻辑门电路1、集成逻辑门使用时注意事项2、集电极开路门、三态门、CMOS传输门的使用方法例：1、下列几种TTL电路中，输出端可实现线与功能的电路是（ ）。 A、或非门 B、与非门 C、异或门 D、OC门 2、三态门输出端的三种状态分别是高电平状态，低电平状态和（ ）A. 无电平输出状态 B.低阻抗输出状态 C.高阻抗输出状态 D. 无阻抗输出状态3、下列几种逻辑门中，不能将输出端直接并联的是( )。 A.三态门 B.与非门 C

5、.OC 门 D.OD 门4、下列几种逻辑门中，不能将输出端直接并联的是 。A. 三态门 B. 与非门 C. OC门5. TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是 。A. 输入端接地 B. 输入端接同类与非门的输出电压0.3V C. 输入端经10k电阻接地 D. 输入端经51电阻接地6. 门电路使用时需要外接负载电阻和电源的是 。A. 与门 B. 与非门 C. 异或门 D. OC门7. 以下电路中常用于总线应用的有（ ）A.TSL 门 B.OC 门 C.漏极开路门 D.CMOS 与非门8、下列门电路输出的是（ ）Y2UIL110kA、0B、1C、高阻态D、不确定9、对于L

6、STTL 与非门电路，以下说法错误的是（ ）A.输入端悬空会造成逻辑出错B.输入端接510K的大电阻接地相当于接高电平C.输入端接510的小电阻接地相当于接低电平D.输入端接低电平时有电流从门电路中流出第四章 组合逻辑电路1、组合逻辑电路的特点；2、组合逻辑电路的分析方法；分析步骤：逻辑图逻辑表达式化简真值表说明功能3、组合逻辑电路的设计方法；写表达式化简或变换设计步骤：逻辑抽象列真值表画逻辑图4、 编码器：用文字、符号或者数码表示特定信息的过程称为编码；实现编码的电路称为编码器。5、二进制编码器编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N M来确定位数N。二十进制

7、编码器：用 4 位二进制代码对 0 9 十个信号进行编码的电路5、译码器：译码是将具有特定含义的二进制代码翻译成原始信息的过程。能够实现译码功能的的电路叫做译码器。译码是编码的反过程。 二进制译码器 二-十进制译码器 显示译码器 输入 n 位二进制代码A0Y0A1An-1Y1Ym-1二进制译码器输出 m 个信号 m = 2n芯片：74LS13874LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STC STB STA Y7 应用实例：逻辑函数发生器例：6、数据选择器： 能够从多路数据输入中

8、选择一路作为输出的电路。8选1数据选择器74LS151，4选一数据选择器74LS153。 主要应用：函数发生器，实现下列函数，分别用上面两种选择器。例：1、一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少 位二进制数才能满足要求。2、 欲使译码器74LS138完成数据分配器的功能，其使能端STA接输入数据D（或），而应接 ，应接 。3、共阴LED数码管应与输出 电平有效的译码器匹配，而共阳LED数码管应与输出 电平有效的译码器匹配。4、一位数值比较器的逻辑功能是对输入的 数据进行比较，它有 、 、 三个输出端。5、八输入端的编码器按二进制数编码时，输出端的个数是（

9、）。A2个 B3个 C4个 D8个6、组合逻辑函数和时序逻辑函数均具有记忆功能。 （ ）7、数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的；（ ）8、普通编码器和优先编码器在某一时刻都只能输入一个编码信号。（ ）9、已知全加器真值表，试用一片74LS138和尽可能少的门实现全加器,。其中Ai、Bi为加数，Ci1为低位来的进位，Si为本位和，Ci为向高位的进位。要求：写出简要的分析过程，并画出电路图。AiBiCi-1SiCiAiBiCi-1SiCi000001001000110101010101011001011011111110、试分析下图逻辑电路，写出逻辑表达式和真值

10、表，表达式化简后再画出新的逻辑图。第五章 集成触发器1、基本触发器的电路结构及工作原理；2、时钟触发器：RS触发器、D触发器、JK触发器、T触发器、T触发器的特性方程、特性表、时序波形图3、边沿触发器的时序波形图的画法。例：1、正边沿D触发器，在时钟脉冲CP正边沿到来前D为1，而CP正边沿后D变为0，则CP正边沿后为（ ）A、Q=0 B、Q不定 C、 D、Q=12、对于JK触发器的两个输入端，当输入信号相反时构成_触发器，当输入信号相同时构成_触发器。3、由与非门构成的基本RS触发器，当时，则（ ）。A、Q=1 B、Q=0 C、 D、Q不定4、下列触发器具有空翻现象（ ）基本RS 触发器 B边

11、沿D 触发器 C同步D 触发器 D主从JK 触发器5、预将触发器置为“1”态，应在异步复位端和异步置位端分别加（ ）电平信号。A、 B、 C、 D、 6、设边沿D触发器初始状态为0状态，试画出输出端Q1的波形。CPQ21D C1Q2CPCPQ27、请根据图形画出输出波形。第六章 时序逻辑电路1、时序逻辑电路的特点2、时序逻辑电路的分析方法、步骤3、寄存器4、计数器（异步、同步）5、用集成计数器芯片构成N进制计数器的方法 反馈清零法（同步、异步） 反馈置数法6、计数器的级联7、同步计数器的设计方法例1、欲实现模10计数器，至少需要 个触发器。2、 型时序电路的输出不仅与电路内部的状态有关，且与外

12、输入有关。 型时序电路的输出仅与电路内部的状态有关。3、为了将一个字节数据串行移位到移位寄存器中，必须要 个时钟脉冲。4、一个四位二进制减法计数器的起始值为1001，经过100个时钟作用之后的值为 。 A.1100 B.0100 C.1101 D.01015、指出下列电路中能够把串行数据变成并行数据的电路应该是 。 A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器6、把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.207、同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不

13、受时钟CP控制。8、用反馈复位法来改变8位二进制加法计数器的模值，可以实现 模值范围的计数器A.115 B.116 C.132 D.12569、下边电路中，不属于时序逻辑电路的是 _ 。 A .计数器 B .全加器 C .寄存器 D .分频器 10、根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分_计数器。A. 加法、减法及加减可逆； B. 同步和异步； C. 二、十和N进制； D.摩尔型和米里型 。11、分析下图所示计数器的波形图，可知它是 进制计数器。A. 二进制计数器B. 五进制计数器C. 六进制计数器D. 十进制计数器12、环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ）13、仅具有“置0” “置1