计算机组成原理一

1、I/O章节1、 选择题1、 计算机的外部设备是（D）D除了CPU和内存以外的其它设备A、 输入/输出设备B、外存储器C、输入/输出设备D、以上均不正确2、 各种外部设备均通过（D）电路，才能连接到系统总线上。A、 外设 B、内存 C、中断D、接口地址总线的作用是：CPU通过它对外设接口进行寻址，也可以通过它对内存进行寻址。数据总线的作用是：通过它进行数据传输，表示一种并行处理的能力。控制总线的作用：CPU通过它传输各种控制信号，系统总线包括上述3种总线，具有相应的综合性功能。3、 在统一编址的方式下，存储单元和I/O设备是靠（A）来区分的。A、不同的地址码 B、不同的地址线 C、不同的指令 D

2、、不同的数据线4、在独立编址的方式下，存储单元和I/O设备是靠（C）来区分的。A、不同的地址码 B、不同的地址线 C、不同的指令 D、不同的数据线5、下来条件中，（A）不是发生中断请求的条件。A、一条指令执行结束 B、一个I/O操作结束 C、机器内部发生故障 D、一次DMA操作结束6、 隐指令是指（D）A、 操作数隐含在操作码中的指令B、一个机器周期中完成全部操作的指令C、隐含地址码的指令D、完成一些操作，但指令系统没有的指令7、 在中断周期，CPU主要完成以下工作（A）A、 关中断，保护断点，发出中断响应信号并形成中断服务程序人口地址B、开中断，保护断点，发出中断响应信号并形成中断服务程序人

3、口地址C、关中断，执行中断服务程序D、开中断，执行中断服务程序8、 中断响应是在（C）A、 一条机器指令执行开始 B、一条机器指令执行中间C、一条机器指令执行之末 D、一条机器指令执行的任何时刻9、 在具有中断向量表的计算机中，中断向量地址是（C）A、 子程序入口地址B、中断服务程序人口地址C、中断服务程序人口地址的地址D、例行程序入口地址10、在单机中断系统中，中断服务程序的执行顺序是（A）保护现场 开中断 关中断 保护断点 中断事件处理 恢复现场中断返回A、 B、C、D、11、 若有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断事件的处理次序，可以利用（D）A

4、、 中断嵌套 B、中断向量C、中断响应D、中断屏蔽按照是否可以被屏蔽，可将中断分为两大类：不可屏蔽中断(又叫非屏蔽中断)和可屏蔽中断。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应12、 中断服务程序的最后一条指令是（C）A、 转移指令B、出栈指令C、中断返回指令D、开中断指令13、禁止中断的功能可以由（B）来完成。A、 中断触发器 B、中断允许触发器C、中断屏蔽触发器D、中断禁止触发器14、 中断屏蔽字的作用是（B）A、 暂停外设对主存的访问B、暂停对某些中断源的处理C、暂停对一切中断的处理D、暂停CPU对主存的访问15、 某机有4级中

5、断，优先级从高到低为1234。若将优先级顺序修改，修改后1级中断的屏蔽字为1011,2级中断的屏蔽字为1111,3级中断的屏蔽字为0011，4级中断的屏蔽字为0001，则修改后的优先顺序从高到低为（C）A、3214B、1342C、2134D、231416、 DMA方式中，周期窃取是窃取总线一个或者多个（A）A、 存取周期 B、指令周期C、CPU周期D、总线周期17、 DMA方式的接口电路中有程序中断部件，其作用是（C）A、 实现数据传送B、向CPU申请总线使用权C、向CPU提出传输结束D、发中断请求18、 在DMA传送方式中，发出DMA请求的是（A）*A、 外部设备B、DMA控制器C、CPUD

6、、主存19、 关于DMA方式说法正确的是（D）*A、 DMA方式采用软件实现数据传送 B、DMA方式能完全取代中断方式C、DAM方式在传送方式中需要CPU程序的干预D、DMA方式一般用于高速、批量数据的简单传送20、下列关于中断I/O方式和DMA方式比较叙述中，错误的是（D）A、中断I/O请求的是CPU处理时间，DMA方式请求的是总线使用权B、中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后C、中断方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D、中断方式使用所有的外部设备，DMA仅使用高速外设2、 计算题1、某磁盘存储器转速为3000r/min，共有4个记录面

7、，5道/mm，每道记录信息为12288B，最小磁道直径为230mm，共有275道。试问1）磁盘存储器的容量是多少？解：如果该磁盘存储器的4个盘面都是用户可用的，这磁盘存储器的存储容量=存储面数*柱面数*每道存储容量=4*275*12288B=13516800B=13200KB=12.89MB 如果该磁盘存储器的4个盘面有一个是用户不可用的则磁盘存储器的存储容量=3*275*12288B=10137600B=9900KB2）最高位密度和最低位密度为？解：最高温密度是最内层磁道的位密度最高位密度=磁道容量/最内层磁道的周长=12288B/（230mm*）=12288B/(230*3.1416)=1

8、2288B/722.568=17B/mm=136bpm最低位密度是最外层磁道的位密度记录区的外直径=最小磁道直径+2*磁道数/道密度=230+2*275/5=340mm最低位密度=磁道容量/最外层磁道的周长=12288B/(340mm*)=12288/(340*3.1416)=12288B/1068.144=11.5B/mm=92bpm3）磁盘数据传输率是多少？解：磁盘的数据传输率=12288B*3000/60=614400B/S=4915200bps4）平均等待时间是多少？解：平均等待时间是磁盘旋转半圈的时间平均等待时间=（60/每分钟转速）*1/2=（60/3000）*1/2=0.01S=

9、10mS2、某计算机处理器主频为50MHZ，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期至少是500ns。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O时间占整个CPU时间的百分比至少是？0.20% 存储器章节一、填空题1、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓冲存储器）（主存储器）（外存储器）。2、一个存储器的容量假设为M*N位，若使用A*B的芯片，（AM,BN），需要在字和位同时扩展，此时共需要（M*N/A*B）个存储芯片。2、双端口存储器和多模块交叉存储器属于

10、并行存储器结构，其中前者采用（空间 ）并行技术，后者采用（时间 ）并行技术。3、反映主存速度指标的三个术语是存取时间、（存储周期 ）和（存储器带宽 ）。 4、CPU访问主存是数据存取的单位是（KB ），访问cache的单位（bit ），cache和内存交换数据的单位是（Byte ）。二、选择题1、下列器件中存取速度最快的是（C ）。A、高速缓存B、主存C、寄存器 D、辅存2、主存贮器和CPU之间增加cache的目的是（A ）。A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量3、存储单元是指（B ）。

11、A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合C 存放1个字节的所有存储元集合D 存放2个字节的所有存储元集合4、存取周期是指（C ）。A、存储器的写入时间B、存储器进行连续写操作允许的最短间隔时间C、存储器连续读或者写操作所允许的最短间隔时间5、某SRAM芯片，其容量为1M8位，除电源和接地端外，控制端有OE和R/W，该芯片的管脚引出线数目是（ B ）。A、20 B、28 C、30 D、326、某机字长32位，存储容量64MB，若按字编址，它的寻址范围是（C ）。A8M B16MB C 16M D 8MB7、 EEPROM是指（D ）。 A 读写存储器 B 只读存储器

12、C 闪速存储器 D 电擦除可编程只读存储器8、下列说法正确的是（D）*半导体RAM信息可读可写，且掉电后仍能保持记忆动态RAM是易失性RAM，且静态RAM的存储信息是不易失的半导体RAM是易失性RAM，但只要电源不掉电，所存信息是不丢失的半导体RAM是非易失性的RAMA、和B、只有C、和 D、全错9、半导体静态（SRAM）的存储原理是（A）A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化10、下列叙述错误的是（ C ）A、随机存储器可随时存取信息，掉电后信息丢失B、在访问随机存储器时，访问时间与物理位置无关C、主存储器中存储的信息是不可改变的D、随机存储器和只读存储器可以统一

13、编址11、在对破坏性读出的存储器进行读/写操作时，为维持原信息不变，必须辅以的操作（A）A、 刷新B、再生C、写保护D、主存校验12、某机器的主存储器共32KB，由16片16K*1(内部采用128*128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有的存储单元刷新一遍需要（A）存储周期。A、128B、256C、1024D、16384（提示，存储器刷新按行进行，其刷新一行所用时间为1个存储周期，且每个芯片都是同时刷新的，128*128存储阵列由128行128列构成，所以答案为A）113、双端口存储器能高速进行读/写，是因为采用了（C）A、 新型器件

14、B、流水技术C、两套相互独立的读写电路D、高速芯片14、交叉存储器实质上是一种多模块存储器，它用（A ）方式执行多个独立的读写操作。A 流水 B 资源重复 C 顺序 D 资源共享15、 双端口存储器所以能进行高速读/写操作，是因为采用（D ）。A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路16、如果一个存储单元被访问，则这个存储单元将会很快的再次被访问，这称为（A） A、时间局部性B、空间局部性C、程序局部性D、数据局部性17、为了解决CPU与主存速度不匹配的问题，通常采用的方法是（B ）A、 采用速成更快的主存B、在CPU和主存之间插入少量的高速缓冲存储器C、在CPU周

15、期中插入等待周期D、扩大主存的容量 18、下列关于cache 的论述中，错误的是（AD）A、 cache是介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储B、如果cache不命中，则需要访问主存，从主存取字，并将字所在的数据块调入cacheC、cache的命中率很高，一般达到90%以上D、cache的数据必须和主存的数据时刻保持一致19、在CPU执行一段程序的过程中，cache的存取次数为4600次，由主存完成的存取次数为400次。若cache 的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为(B )ns。(4600*5+400*25)/(4600+400) A、

16、5.4B、6.6C、8.8D、9.220、关于cache的3种映射方式，下列叙述错误的是（B）A、cache由全相连、直接和组相连3种基本的映射方式B、全相连映射方式，即主存单元与cache单元随意对应，线路复杂，成本高C、组相连映射方式是直接映射和全相连映射的折中方案，有利于提高命中率D、直接映射方式是组相连映射和全相连映射的折中方案，有利于提高命中率21、cache采用组相连映射，一块大小为128B，cache共有64块，4块分成一组，主存由4096块，主存地址需要（A）位。A、19B、18C、17D、1622、容量为64块的cache采用组相连映射方式，字块大小为128字，每4块一组。如

17、果主存为4K块，且按字编址，那么主存地址和主存标记的位数为（ D ）A、16,6B、17,6C、18，8D、19,823、关于LRU算法，以下论述正确的是（A）A、 LRU算法替换哪些在cache中驻留时间最长且未被引用的块B、LRU算法替换哪些在cache中驻留时间最短且未被引用的块C、LRU算法替换哪些在cache中驻留时间最长且仍在引用的块D、LRU算法替换哪些在cache中驻留时间最短且仍在引用的块Cache的替换算法包括先进先出、随机、LRU算法24、访问相连存储器时，（A）A、 根据内容不需要地址B、不根据内容，需要地址C、既要内容也要地址D、不要内容也不要地址25、相连存储器与传

18、统存储器的主要区别是前者按（B ）寻址的存储器。A、地址 B、内容 C、堆栈 D、地址和内容26、 常用的虚拟存储系统由（B ）两级存储器组成，其中辅存是大容量的磁表面存储器。A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器27、 下列关于虚拟存储器的论述中，正确的是（A）A、 对应用程序员透明，对系统程序员不透明B、对应用程序员不透明，对系统程序员透明C、对应用程序员、系统程序员都不透明D、对应用程序员、系统程序员都透明28、29、30硬盘三、简答题1、简述ROM的分类？只读内存（Read-Only Memory）是一种只能读取资料的内存。在制造过程中，将资料以一特

19、制光罩（mask）烧录于线路中，其资料内容在写入后就不能更改，所以有时又称为“光罩式只读内存”（mask ROM）。此内存的制造成本较低，常用于电脑中的开机启动。2、什么是刷新？DRAM为什么要刷新？刷新的几种方法？刷新原因因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；异步式：是集中式和分散式的折衷。3、一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址

20、共几位，其中主存字块标记应为几位，组地址应为几位，Cache地址共几位。一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20 ）位，其中主存字块标记应为（ 6 ）位，组地址应为（ 2 ）位，Cache地址共（ 13 ）位。4、什么是高速缓冲存储器？它和主存的关系是？高速缓冲存储器主要是用来在内存和CPU之间作个数据缓冲的桥梁，因为CPU的处理速度是所有计算机硬件中最快的，内存转换的速度跟不上CPU的处理速度，需要有个缓冲区域。四、计算题1、设存储器容量为64M字，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns

21、，数据总线宽度为64位，总线传送周期t=50ns。求：顺序存储器和交叉存储器的带宽各是多少？解：顺序存储器和交叉存储器连续读出m = 8个字的信息总量都是：q = 64位8 = 512位顺序存储器和交叉存储器连续读出8个字所需的时间分别是：t1 = mT = 8100ns = 810-7s t2 = T+(m-1) = 100ns+750ns = 450 ns = 4.510-7 s顺序存储器和交叉存储器的带宽分别是： W1=q/t1=512/(810-7)=64107位/s W2=q/t2=512/(4.510-7)=113.8107 位/s2、CPU执行一段程序时，cache完成存取的次数

22、为2400次，主存完成的次数为100次，已知cache存储周期为40ns，主存存储周期为200ns，求cache的命中率，cache/主存系统的效率和平均访问时间。解：cache的命中率：主存慢于Cache的倍率：Cache/主存系统的效率：平均访问时间： 控制器一、选择题1、RISC访内指令中，操作数的物理位置一般安排在（C ）。A 栈顶和次栈顶 B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器2、当前的CPU由（B ）组成。A 控制器 B 控制器、运算器、cacheC 运算器、主存 D 控制器、ALU、主存3、 CPU中跟踪指令后继地址的寄存器是（C ）。 A 地址寄存器

23、 B 指令计数器 C 程序计数器 D 指令寄存器4、 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（A ）。A 具备同等水平B 不具备同等水平C 小于前者 D 大于前者5、控制器的功能是（C ）A、产生时序信号 B、从主存中取出指令并完成指令操作码译码C、从主存取出指令、分析指令并产生相关的操作控制信号 D6、指令周期是（C ）A、CPU执行一条指令的时间 B、CPU从主存取出一条指令的设计C、CPU从主存取出一条指令加上执行这条指令的时间D运算器章节一、选择题1、某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数

24、为（A ）。 A -(231-1) B -(230-1) C -231 D -(230+1)2、以下有关运算器的描述，（C ）是正确的。A、 只做加法运算 B、只做算术运算C 、算术运算与逻辑运算D、只做逻辑运算3、运算器的核心功能部件是（B ）。A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器4、假设编译器规定int 和short类型数据分别为32位和16位，如下C语言语句：unsigned short x=65530;unsigned int y=x;得到y 的机器数是（B）*A 0000 7FFAH B 0000 FFFAH C FFFF 7FFAHD FFFF FFFAH5

25、、在定点二进制运算器中，减法运算一般通过（D ）来实现。A 原码运算的二进制减法器 B 补码运算的二进制减法器C 原码运算的十进制加法器 D 补码运算的二进制加法器6、用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是_C_。A.0N1-2-（16+1） B.0N1-2-16 C.0N1-2-（16-1） D.0N17、8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是_A_。*A 128 +127 B 127 +127 C 129 +128 D -128 +1288、请从下面浮点运算器中的描述中选出两个描述正确的句子（A ）。A 浮点运算器可用两个松散连接的定点

26、运算部件一阶码和尾数部件来实现。B 阶码部件可实现加，减，乘，除四种运算。C 阶码部件只进行阶码相加，相减和比较操作。D 尾数部件只进行乘法和除法运算。9、（D ）表示法主要用于表示浮点数中的阶码。A.原码 B.补码 C.反码 D.移码10、十进制数-0.3125的8位移码的编码是（C）A、D8HB、58HC、A8HD、28H11、在定点机中执行算术运算时会产生溢出，其根本原因是（B）A、主存容量不够B、运算结果无法表示C、操作数地址过大D、栈溢出12、当定点运算发生溢出时，应（D）A、向左规格化B、向右规格化C、舍入处理D、发出出错信息13、若浮点数用补码表示，则判断运算结果是否为规格化数的

27、方法是_C_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数14、如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数_C_。*A 1.11000 B 0.01110 C 1.00010 D0.0101015、在定点运算器中，无论采用双符号位还是单符号位，必须有_C_，它一般用_来实现。 A 译码电路， 与非门；B 编码电路， 或非门 ； C 溢出判断电路 ，异或门 D 移位电路， 与或非门16、加法器采用先行进位的根本目的是（D）提高加法器的速度A、优化加法器的结构 B、快速传递进位

28、信号C、增加加法器的功能D、以上都不是17、四片74181ALU和1片74182CLA器件相配合，具有如下进位传递功能_组内，组间均为并行进位_。BA 行波进位 B 组内先行进位，组间先行进位 ；C 组内先行进位，组间行波进位 D 组内行波进位，组间先行进位18、假设有7位信息码0110101，则在最低位增设偶校验位后的代码和最低位增加奇校验位后的代码分别为（B）A、0001101010 01101010 B、01101010 01101011C、011101011 011101010 D、01101011 0110101119、用海明码对长度为8位的数据进行检/纠错是，若能纠正一位错，则校验

29、位至少为（C）位。A、2B、3C、4D、520、下列数中最小的是（A）A、 B、C、D、二、填空题1、数的真值变成机器码可采用表示法（原码表示法 ），反码表示法，（补码 ）表示法，（移码 ）表示法。2、按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e ）加上一个固定的偏移值（127 ）。3、一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（纯小数 ）和（纯整数 ）两种表示方法。4、若X补=11010011，则X的十进制数真值是（-45 ）。5、浮点加、减法运算的步骤是（对阶 ）、（尾数运算 ）

30、、（规格化 ）、（舍入 ）、（判断溢出 ）。6、移码表示法主要用于表示浮点数的（阶码）。7、74181是4位的（串 ）行ALU芯片。三、计算题1、将十进制数20.5转换成32位浮点数的二进制格式来存储。首先分别将整数和分数部分转换成二进制数：20.5937510100.10011然后移动小数点,使其在第1,2位之间10100.100111.01001001124 e4于是得到：S0,E4127131,M010010011最后得到32位浮点数的二进制存储格式为：0100 0001 1010 0100 1100 0000 0000 0000(41A4C000)162、已知x=-0.0111，y=+

31、0.1100,求： x补，-x补，y补，-y补，x原，y原，x移，y移 x+y补,x-y补,并判断两次运算各自是否溢出。X原=0.0111自己解X补=0.0111Y原=-0.0100Y补=1.1100X+Y补=X补+Y补=0.0111+1.1100=0.0011X+Y原=0.0011X+Y反=1.11003、设浮点数数的阶码用5位（符号2位）补码表示，位数用8位（符号2位）补码表示，计算x=2*0.100101，y=2*（-0.011110）。指令流水线1、机器指令2、操作数类型和操作类型3、寻址方式 说明:有效地址的概念、数据寻址和指令寻址、常见的寻址方式4、指令格式 说明:指令的基本格式、

32、定长操作码指令格式、扩展操作码指令格式。RISC 和CISC一、 选择题 1.一条指令中包含的信息有（D）A.操作码、控制码; B.操作码、向量地址; C.操作码、信息码。 D.操作码、地址码。2、指令采用不同寻址方式的目的是（ C）A、可减低编程难度B、可降低指令的译码难度C、缩短指令字长，扩大寻址空间，提高编程灵活性D、以上均不正确3、 一地址指令中，为完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（C）。A、直接寻址 B、立即寻址C、隐含寻址D、以上都有可能4、二地址指令中，操作数的物理位置可以安排在（ C）* 两个主存单元 两个寄存器 一个主存单元和一个寄存器A、和B

33、、和C、和D、和及5、四地址指令OPA1A2A3的功能为（A1）OP（A2）（A3），且A4给出下一条指令地址，假设A1、A2、A3、A4都为主存储器地址，则完成下述指令需要访存（C）次。A、2B、3C、4D、56、某指令系统有200条指令，对操作码采用固定长度二进制编码是，最少需要（B）位。A、4B、8C、16D、327、某寄存器采用16位单字长指令，采用定长操作码，地址码为5位，现定义60条二地址指令，则单地址指令最多有（C）条。A、4B、32C、128D、2568、指令寄存器的位数取决于（ B ）。B,指令寄存器存放的是当前执行的指令，其位数自然取决于指令字长 A.存储器的容量; B.指

34、令字长; C.机器字长; D.存储字长。9、有效地址是指（B）A、操作数的真实地址B、指令地址码字段给出的地址C、程序计数器D、以上均不正确10、直接寻址的无条件转移指令的功能是将指令中的地址码送人（ A ）A、程序计数器（PC）B、累加器（ACC）C、指令寄存器（IR）D、地址寄存器（MAR）11、操作数采用直接寻址，操作数的位置（ C ）A、通用寄存器B、堆栈C、内存单元D、指令本身12、执行操作的数据不可能来自（B）A、寄存器B、指令本身C、控制存储器D、存储器13、寄存器间接寻址方式中，操作数在（C）中。A、通用寄存器B、堆栈C、主存单元D、指令本身14、在指令的相对寻址方式中，其相对

35、的基准地址是（A）A、基准寄存器B、変址寄存器C、堆栈指示器D、程序计数器15、基址寻址方式中，操作数的有效地址是（C） A、基址寄存器内容加上形式地址(位移量)B、程序计数器内容加上形式地址; C、变址寄存器内容加上形式地址D、寄存器内容加上形式地址。16、设変址寄存器为X，形式地址为D，则指令中操作数的地址为（A）A、EA=(X)+DB、EA=(X)+(D)C、EA=X+DD、EA=(X)+D)17、直接、间接、立即3种寻址方式中指令的执行速度，由快到慢的排序是（C）A、直接、间接、立即B、直接、立即、间接C、立即、直接、间接D、立即、间接、直接18、下列不同类型的指令中，执行时间最长的是

36、（ B ）A、RR型B、SS型C、RS型D、不能确定，需要有指令格式决定19.程序控制类指令的功能是（C ）。 A、进行主存和CPU 之间的数据传送 B、进行CPU 和设备之间的数据传送; C、改变程序执行的顺序D、一定是自动+1。 20.变址寻址和基址寻址的有效地址形成方式类似，但是（C）。 A.变址寄存器的内容在程序执行过程中是不可变的; B.在程序执行过程中，变址寄存器和基址寄存器和内容都可变的; C.在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变; D.变址寄存器的内容在程序执行过程中是可变的。20、下列关于CISC/RISC的叙述中，错误的是（D）A、RISC机器指

37、令比CISC机器指令简单B、RISC中通用寄存器比CISC多C、RISC的寻址方式比CISC少D、CISC比RISC的机器能更好的支持高级语言。21、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节是，即自动完成（PC）+1PC。若当前指令地址为3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；若当前指令地址为300FH，要求转移到3004H，则个转移指令第二字节的内容为（） 参看例题7.2A 05H,F2HB 07H,F3HC 05H,F3HD 07H,F2H22、RISC思想主要基于的是（C）A、假

38、设指令的平均执行周期B、减少指令的复杂程度C、减少硬件的复杂程度D、便于编译器编写23、假设编址寄存器R的内容为1000H，指令中的形式地址为2000H，地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则変址寻址方式下访问的操作数为（D）A、1000HB、2000HC、3000H D、4000H24一个二地址RS型指令的结构如下所示：6位4位1位2位16位OP通用寄存器IX偏移量D其中I为间接寻址标志位，X 为寻址模式，D为偏移量字段。通过I、X、D的组合，形成下表寻址方式。请写出寻址方式名称。寻址方式IX有效地址计算说明（1）000

39、E=D（2）001E=(PC)+DPC位程序计数器（3）010E=(R2)+DR2为変址寄存器（4）111E=(R3)（5）100E=(D)（6）011E=(R1)+DR1为基址寄存器总线章节习题1、 选择题1、 下列关于总线说法，正确的是（）A、 B、C、D、2、 总线的宽度与（B）有关。A、 控制线条数B、数据线条数C、地址线条数D、以上都不对3、 地址总线主要用来传送（C）A、 仅仅用来选择存储器的某一单元B、仅仅用于选择I/O设备接口地址C、用于选择存储器和I/O设备接口地址D、以上都不对4、5、系统总线中的数据线、地址线、控制线是根据（C）来划分的。A、 总线所处的位置B、总线的传输

40、方向C、总线传输的内容D、总线的材料6、 某总线共有88根，包括32根数据线，20根地址线，36根控制线。总线的工作频率为66MHZ，则总线的宽度是（A），传输速率是（）A、32b 264MB/S B、20b 254MB/S C、20b 264MB/S D、32b 254MB/S7、 总线的仲裁方式可采用两种方式，它们分别是（A）A、 集中式和分布式B、同步式和异步式 C、动态式和静态式 D、以上都不对8、 在集中式总线控制中，响应速度最快的是（C）A、 链式查询B、计数器定时查询C、独立请求D、分组链式查询9、 在计时器定时查询方式下，正确的描述是（A）A、 总线设备的优先级可变B、对越靠近

41、控制器的设备，优先级越高C、各设备的优先级相等D、对硬件电路故障敏感10总线的通信控制主要解决（B）问题。A、 由哪个主设备占用总线B、通信双方如何获知传输开始和结束C、通信过程中双方如何协调配合D、B和C11、关于同步控制说法正确的是（B）A、 采用握手信号B、由统一时序电路控制的方式 C、允许速度差别较大的设备一起工作D、B和C12、总线的异步通信方式是（C）A、 既不采用时钟信号，也不采用握手信号B、只采用时钟信号，不采用握手信号C、不采用时钟信号，只采用握手信号D、既采用时钟信号，又采用握手信号13、在各种异步通信握手方式中，速度最快的是（B）A、 半互锁B、不互锁C、全互锁D、与互锁

42、性无关14、在手术过程中，医生将手伸出，等护士将手术刀递上，待医生握紧手术刀后，护士才松手，如果将医生和护士看做两个通信模块，上述动作相当于（B）A、 同步通信B、异步通信的全互锁方式C、异步通信的半互锁方式D、异步通信的不互锁方式15、某机器和I/O设备采用异步串行传送方式传输字符信息，字符信息格式为1位起始位，8个数据位、1位校验位和1位停止位。若要求每秒传送640个字符，那么该设备的有效数据传输率应该为（D）。A、640b/sB、640B/SC、6400B/SD、6400b/S二、假设一个32位的处理器配有16位的外部数据总线，时钟频率为50MHZ，若总线传输的最短周期为4个时钟周期，试

43、问处理器的最大数据传输率为？若想提高一倍的数据传输率，可采用什么方式？（仅可改变一个指标） 唐朔飞各章节知识点第一章1、 冯诺依曼计算机的各个部分组成及功能1、运算器：计算机中执行各种算术和逻辑运算操作的部件。2、控制器：由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。3、存储器：存储器分为内存和外存。内存是电脑的记忆部件，用于存放电脑运行中的原始数据、中间结果以及指示电脑工作的程序。内存可以分为随机访问存储器和只 读存储器，前者允许数据的读取与写入，磁盘中的程序必须被调入内存后才能运行，中央处理器可直接访问内

44、存，与内存交换数据。4、输入设备：输入设备是向计算机输入数据和信息的设备。5、输出设备：是计算机硬件系统的终端设备，用于接收计算机数据的输出显示、打印、声音、控制外围设备操作等。2、 名词 CPU 、I/O、主机、主存、PC、机器字长 、存储容量、存储字、存储字长、指令字长 ACC IR MAR MDA 、MIPS 、CPI (答案在第一章和后续存储器，控制器章节CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。 PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指

45、令地址。 IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。 CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。 ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。 ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。 MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。 X：此字母没有专指的缩写含义，可以用作任一部件名，在此

46、表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数； MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。 MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据。 I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。 MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。 3、 计算机如何区分程

47、序和数据？计算机区分指令和数据有以下2种方法： 1、通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。 2、通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。 第三章1、 总线概念？总线是连接多个部件的信息传输线，是各部件共享的传输介质。2、 为什么设置多总线？常用总线有，简述三类： 数据总线，地址总线，控制总线3、系统总线分类和各自的功能特点数据总线，地址总线，控制总线4、 总线宽度、总线带宽的计算、为什么总线复用总线宽度：通常是指数据总线的根数总线带宽：总线的数

48、据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量，单位为MBps(兆字节每秒)总线复用：一条信号线上分时传送两种信号。通常地址总线与数据总线在物理上是分开的两种总线，地址总线传输地址码，数据总线传输数据信息。为了提高总线的利用率，优化设计，特将地址总线和数据总线共用一组物理线路，在这组物理线路上分时传输地址信号和数据信号，即为总线的多路复用。5、 总线为什么要判优，集中总裁的三种方式的特点和优缺点总线判优控制解决了多个部件同时申请总线时的使用权分配问题。常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障

49、最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高6、 总线分几个阶段，同步和异步特点1、申请分配阶段2、 寻址阶段3、 传数阶段4、 结束阶段同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部 件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。 异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。 7、例题3.1 3.2 和3.4第四章1、 存储器分类和各自特点 图4.

50、1描述主存储器、辅助存储器、缓冲存储器主存的主要特点是它可以和CPU直接交换信息。辅存是主存储器的后援存储器，用来存放当前暂时不用的程序和数据，它不能与CPU直接交换信息。缓存用在两个速度不同的部件之中，起到缓冲作用。2、 存储器分几层，解决了什么问题，速度快慢存储器的层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上。 缓存-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于缓存的速度，而寻址空间和位价却接近于主存。 主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

51、3、存储容量计算 存取时间和存取周期 存储带宽计算4、动态RAM为什么要刷新，刷新的分类刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作； 常用的刷新方法有三种：集中刷新、分散刷新、异步刷新。 集中刷新：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。 分散刷新：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。 异步刷新：是集中刷新和分散刷新的折衷。 7、提高访存的措施 例题4.61、 高速元件2、 采用层次结构3、 调整主存的结构8、 什么是高速缓存，为什么设置高速缓存，解决了什么问题高速缓存就是高速缓冲存储器。用来解决主存与CPU速度的不匹配问题。9、例题 4.7 4.8 4.910、 CACHE-主存地址映射几种方式下主存和CACHE地址构成？几种映射方式的优缺点，掌握组相联和直接映射主要有三种地址映射方式分别为全相联映射、直接相联映射和组相联映射。 1. 全相联映射 全相联映射是指主存中任一块都可以映射到Cache中任一块的方式。 全相联映射方式的优点是Cache的空间利用率高但缺点是相联存储器庞大比较电路复杂因此只适合于小容量的Cache之用。2. 直接相联映