第11讲45算术运算电路

1、4.5 加法器加法器第第11讲讲4.5.1 半加器和全加器半加器和全加器1.1.半加器半加器 能对两个能对两个1位二进制数进行相加而求得和及进位的逻辑电路位二进制数进行相加而求得和及进位的逻辑电路称为半加器。称为半加器。 真值表真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1加数加数本位的和本位的和向高向高位的位的进位进位 逻辑表达式逻辑表达式iiiiiiiiiiBACBABABAS 逻辑图逻辑图=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图 AiBiCi-1000111100001010111 Ci的卡诺图Ci AiBiCi-1000111

2、100010111010 Si的卡诺图Si2.2.全加器全加器 能对加数、被加数和低位来的进位信号相加，并根据求和结果给出该能对加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。位的进位信号。 真值表真值表Ai Bi C i-1 Si Ci0 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加数，：加数， Ci-1：低位来的低位来的进位，进位，Si：本位的和，：本位的和， Ci：向：向高位的进位。高位的进位。 逻辑表达式逻辑表达式1iii1iii1iii1iiiiCBACBACBACB

3、AS 1iii1iii1iii1iiiiCBACBACBACBAS 1ii1iiiiiCACBBAC 1ii1iiiiiCACBBAC 逻辑图逻辑图1iii1iii1iii1iiiiCBACBACBACBAS 由由1ii1iiiiiCACBBAC CiSi & 1 & 1AiBiCi-1111 逻辑符号逻辑符号与或非门与或非门与或非式与或非式AiBiCi-1SiCiCI CO4.5.2 多位数加法器多位数加法器1 1、串行进位加法器、串行进位加法器 构成方法构成方法 把把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全位全加器串联起来，低位全加器的进位输出连接到相邻的

4、高位全加器的进位输入。加器的进位输入。 逻辑图逻辑图 S0 S1 S2 S3 C-1 A0 B0A1 B1A2 B2A3 B3 CO CI CO CI CO CI CO CI C0 C1 C2 C3 0 特点特点进位信号是由低位向高位逐级传递的，速度不高。进位信号是由低位向高位逐级传递的，速度不高。2.超前进位集成超前进位集成4位加法器位加法器74LS283 真值表真值表 逻辑表达式逻辑表达式1iii1iii1iii1iii1iii1iii1iii1iii1iii1iii1iiiiCBAC)BA(C)BA()CBACBA()CBACBA(CBACBACBACBAS 1iiiiiiC)BA(BA

5、C 同样方法，得同样方法，得定义两个中间变量定义两个中间变量Gi、PiiiiiiiBAPBAG 产生变量产生变量传输变量传输变量1iii1iiiiii1ii1iiiiCPGC)BA(BACCPCBAS 于是得于是得由上式得：由上式得：4位超前进位加法器递推公式：位超前进位加法器递推公式：100123012312323323331001201212212221001011011110000CPPPPGPPPGPPGPGCPGCCPPPGPPGPGCPGCCPPGPGCPGCCPGC Ai Bi C i-1 Si Ci0 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1

6、10 01 01 00 11 00 10 11 1C0C1C2S0S1S2S3(C3)B3A3B2A2B1A1B0A0C-1COC-1P3P2P1P0 逻辑图逻辑图 引脚图引脚图1ii1iiiiCPCBAS 由233122011100CPSCPSCPSCPS得得4.5.3 减法运算减法运算一般将减法运算变为加法运算来处理，采用补码的方法来解决一般将减法运算变为加法运算来处理，采用补码的方法来解决.1. 1. 反码和补码反码和补码反码：反码：将原码的每一位取反，即将原码的每一位取反，即0 0变为变为1 1，1 1变为变为0.0.原码与反码之间的关系为：原码与反码之间的关系为：N N反反= =（2

7、 2 n n -1-1）- -N N原原 或或 N N反反+ +N N原原= = 2 2 n n 11， n n为数码的位数为数码的位数补码：补码：N N补补 = =2 2 n n - -N N原原 （或（或 N N补补 + +N N原原 = = 2 2 n n ）所以所以 N N补补 = =（2 2 n n 11）- -N N原原+1= N+1= N反反+1+1 即一个数的补码可由原码取反加即一个数的补码可由原码取反加1获得获得2. 2. 由加补码完成减法运算由加补码完成减法运算A- B = A + (-B) = A + BA- B = A + (-B) = A + B补补- 2 - 2 n

8、 n 上式表明：上式表明：A 减减B 可由可由A 加加 B 的补码并减的补码并减 2n 获得获得（因为（因为 N N补补 = =2 2 n n - -N N原原）说明：说明：3. 43. 4位减法运算电路位减法运算电路 逻辑图逻辑图 4位加法器1B1B1B1B321032101D0123VC-11 A AAADDD借位信号借位信号 4个反相器将个反相器将B的各位求反，的各位求反，C-1接逻辑接逻辑1实现加实现加1，得，得B的补码；的补码； 与与2n相减由最高位的进位信号取反完成。这有两种情况：相减由最高位的进位信号取反完成。这有两种情况： 最高位有进位信号，与最高位有进位信号，与2n相减，差为

9、相减，差为0，则进位信号取反为，则进位信号取反为0 最高位无进位信号，与最高位无进位信号，与2n相减，差为相减，差为1，同时有借位。则进位信号取反为，同时有借位。则进位信号取反为1 由此可知，当最高位进位取反信号由此可知，当最高位进位取反信号V=1时，表明有借位时，表明有借位,则则AB；V=0时，时， 表明无借位表明无借位,则则AB。 实例分析实例分析（1）A-B 0，设，设A=0101，B=0001求补相加法求补相加法进进位位反反相相）加加反反(00 100 00 101)1(1 )(B01 11(A)10 10 直接作减法直接作减法001010001010 结果相同，差为差的原码，借位信号

10、为结果相同，差为差的原码，借位信号为0直接作减法直接作减法 实例分析实例分析（2）A-B 0，设，设A=0001，B=0101求补相加法求补相加法001010101000 符号符号 借位借位进位反相）进位反相）加加反反(00 111 00 110) 1 (1 )(B01 01(A )10 00结果：结果：前者是后者绝对值的补码，因此若前者是后者绝对值的补码，因此若 要求差值以原码形式输出，应将要求差值以原码形式输出，应将 结果再结果再 求补。求补。因为因为 N N原原 = =2 2 n n - - N N补补借位信号借位信号V为为1表示差为负表示差为负 逻辑图逻辑图 4位加法器1B1B1B1B

11、321032101D0123VC-11 A AAADDD 4位加法器=1B=1B=1B=1B32103210D0123C-1 A AAADDDDD0DV,0VDD1DV,1V 原理：原理：可见：可见：V=1时时D3D0反相且加反相且加1，实现求补；，实现求补； V=0时时D3D0不反相，维持原码。不反相，维持原码。4.5.4 集成算术集成算术/逻辑单元介绍逻辑单元介绍集成算术集成算术/逻辑单元逻辑单元功能：功能：完成算术运算和逻辑运算完成算术运算和逻辑运算 74LS381功能表功能表Si Si S 0 0 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 1清 零 选

12、选 择择算术算术/逻辑操作逻辑操作B 减 A A 减 B A + B A B BAA 加 B 预 置 引脚图引脚图1A12365478910 20191815161714131211B1A0B0S0S1S2F0F1GNDVCCA2B2A3B3CnGF3F2P 可以对两个可以对两个4位数据进行位数据进行6种算术或逻辑运算，加上清零和预置共有种算术或逻辑运算，加上清零和预置共有8种选择种选择 算术运算，输出端算术运算，输出端F3F0，预置输入端，预置输入端A3A0，P、G、Cn为级连使用为级连使用本节小结本节小结能对两个能对两个1位二进制数进行相加而求得和及进位的位二进制数进行相加而求得和及进位的逻辑电路称为半加器。逻辑电路称为半加器。能对两个能对两个1位二进制数进行相加并考虑低位来的进位二进制数进行相加并考虑低位来的进位，即相当于位，即相当于3 3个个1位二进制数的相加，求得和及进位二进制数的相加，求得和及进位的逻辑电路称为全加器。位的逻辑电路称为全加器。实现多位二进制数相加的电路称为加法器。按照实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但前进位加法器两种。串行进位加法器电路简单、但速度