基于IIR滤波器的数字幅频均衡器实现

1、1前言对于音频信号的功率放大，必然会经过某些网络，使得信号特定频率的信号幅度衰减，从而信号失真，为了解决这一问题，可以运用幅频均衡理论对失真信号信号进行了补偿，恢复了原先的信号，然后经过功率放大电路对信号进行放大，这样做可以大大降低了声音信号的失真程度。这样的实际应用在音响中十分常见，例如生活中的高保真耳机等等，都采用了数字幅频技术。关键字： 幅频均衡 iir滤波器 小信号放大 带阻网路 2方案设计与论证本放大器系统由前置放大（小信号放大）、带阻网络、数字幅频均衡和低频功率放大电路四部分组成。下面对各个部分进行方案论证。2.1 小信号放大方案本题要求在输入电压有效值为5mv的条件下，放大倍数达

2、到400倍。而且20hz到20khz衰减不能超过1db。-1 db转化为信号幅值变化为11%，可以说指标要求很高。我们可以选择使用pga或ad620实现这一指标。方案一：使用pga103和pga205级联实现。pga103可放大1、10、100、1000倍，pga205可实现1、2、4、8倍放大，两级级联可达到400倍。放大400倍后衰减未达到1db，满足要求。但放大后波形不稳定，而且价格昂贵。方案二：使用ad620实现。ad620是放大倍数可连续变化的高精度仪表运放，放大400倍后波形较稳定，而且价格较低，所以选择ad620构建小信号放大电路。2.2 数字幅频均衡方案方案一：理论推导带阻网络

3、的传递函数，得出带阻网络的系统结构，然后对实际的带阻网络进行模式识别，得出其实际的传递函数。对输入的信号在时域进行频率测量，根据传递函数计算得出其幅频衰减的程度，然后对其损失的幅度进行补偿。方案二：利用fft算法分析信号的频谱，得到信号的频率值，然后再根据带阻网络的传输特性进行补偿。方案三：对所给的带阻网络电路进行仿真，求出其幅频特性曲线及中心频率，并以实际带阻网络验证其准确性。运用数字信号处理技术，利用可编程逻辑器件，构建相同于带阻网络对应的数字带通滤波器，对通过带阻网络所衰减的幅度进行补偿。由于方案一和方案二对处理器的速度有很大要求，而且实时性比较高，很难达到同步输出，而方案三采用fpga

4、并行处理的优势，在其内部用硬件构建带通滤波器，可实时的对信号进行数字幅频均衡。2.3 功率放大方案根据题目效率要求，可知只有d类功率放大电路满足要求。跟据pwm信号的产生方式有两种方案方案一：运用数字技术，将所要放大的信号用数字方式存储，在可编程逻辑器件或数字处理芯片内部进行调制，将调制所得到的pwm用da输出，由d类功率放大电路对信号进行放大。再经过低通滤波器，便可以将信号还原。方案二：将所要放大的信号直接由da输出，硬件产生三角波将所要放大信号进行调制，获得pwm信号，然后由d类功率放大电路对信号进行放大。再经过低通滤波器，便可以将信号还原。3系统设计3.1总体设计信号经过由op07构成的

5、跟随器后，进入由ad620构成的410倍小信号放大电路。放大的信号进入带阻网络进行滤波。从带阻网络输出后，先通过跟随器进行阻抗匹配，再经过a/d转换器，得到的数字信号经幅频均衡补偿，输出给d/a转换后，再送至功率放大电路。功率放大电路第一级是ne5532构成的跟随器，主要是为了匹配前后的阻抗。再与三角波输进比较器，形成pwm信号。经过由四个mos管构成的h桥放大后，经过滤波电路解调输出正弦波。图1 系统总体框图3.2小信号放大电路设计使用op07构建跟随电路。op07作为精密运算放大器，有失调电压小、低漂移和低噪声的特点，作为跟随器不会对小信号的值造成较大的改变。小信号放大我们使用ad620实

6、现。ad620是低功耗高精度仪表放大器。精度很高而且放大增益连续可变,放大增益g由1和8管脚间接入外部电阻决定。只要，增益便可达到400倍。ad620的输出阻抗为，串联一个560，输出阻抗为597图2 前置放大和带阻网络电路图3.3带阻网络设计 按照题目给出的带阻网络电路进行仿真，得到带阻网络的幅频特性如下图。按题目要求我们依照所给电路图构建带阻网络。图3 带阻网络幅频特性图3.4数字均衡部分设计为了实现针对于带阻网络的均衡输出，我们在数字域内设计了一个与带阻网络特性相反的iir带通滤波器，来补偿带阻网络频率特性，如图3所示。图3中数字域的传递函数为带通网络传递函数倒数在时域中的表示。这样，经

7、过该带通iir滤波器的补偿后，输出的模拟信号就是输入模拟信号的平衡输出。图4 数字均衡部分设计框图下面介绍带通iir滤波器的设计。根据带阻网络原理图，推出系统传递函数在其后端接入补偿网络，对带阻网络频率特性造成的幅度变化进行补偿，补偿网络的传递函数为为将其设计成为iir滤波器，将该传递函数转换到z域它的时域模型为，其中为减少运算所需逻辑资源，减少运算所需周期，对上式进行变换得根据上式可以看出，可以利用fpga内的一个二路乘累加单元、一个四路乘累加单元和一个加法单元来实现整个运算过程。3.5 功率放大器设计功率放大器主要由三部分组成，信号调制，功率放大，信号解调。信号调制，将放大的低频信号，用三

8、角波调制，即将其幅值与三角波信号作比较，将被放大信号调制成pwm信号。功率放大，用调制成的pwm信号来驱动mosfet管，来获得功率。信号解调，由于信号的信息是隐藏在pwm信号之中，所以要将其解调，方法是，在输出负载前，让信号通过一个低通滤波器，其截止频率为20k.4软件设计本设计在fpga内部构建了一个二阶的带通iir滤波器，其逻辑框图如图所示，数据采样模块对数据采样，然后送往滤波器滤波，最后的数据由da控制模块送到外部的da转换器，其中base_iir为该设计的核心部分。图5 fpga内部均衡逻辑图5系统测试5.1小信号放大 输入信号为5vrms时，频率20hz1khz10khz20khz

9、vrms2.38v2.375v2.36v2.20v放大倍数476475472440衰减0db-0.018db-0.007db-0.68db满足放大大于400倍，-1db通频带为20hz20khz.5.2数字均衡频率10khz20hz100hz200hz300hz500hz1khz5khz15khz20khz幅度1.391.301.181.181.171.331.531.41.361.30幅度波动0db-0.58db-1.43db-1.43db-1.45db-0.38db0.83db0.06db-0.189db-0.58db5.3功率放大电路12v供电，电流输出1.52a，电源功率18.24w。

10、输出电压有效值：9.36v,输出功率为11.22w，效率为61.5%.20hz输出峰峰值6.6v，20khz输出峰峰值5.9v,衰减为1 db.6设计总结我们设计制作了数字幅频均衡功率放大器，其中包括前置放大，小信号电压放大倍数475倍，20hz20khz最大衰减0.68 db,输出电阻597；数字均衡电路输入阻抗602，幅度波动在-1.5 db到+1.5 db之间。功率放大电路也基本完成要求。附录：源程序：module base_iir ( reset, clk, clken, x, result ); parameter b11=-1924; parameter b12=902; para

11、meter a10=2048; parameter a11=-3469; parameter a12=1418; parameter input_width = 13; parameter coef_width = 10; parameter dly_width = 32; parameter f_bits = 4;/ fractional bits parameter output_width = 2 * dly_width + 2;/ 38 parameter l_bit = coef_width ;/ low bit parameter h_bit = l_bit + dly_width

12、 - 1;/ high bit /port declaration input clk; input clken; input reset; input input_width-1:0 x; output output_width-1:0 result; /wire declaration wire output_width-1:0 out_biquad1; wire f_bits-1:0 pzeros; wire dly_width-1:0 xn; wire output_width-1:0 result_w; /wire 18:0 flag = 191; reg dly_width-1:0

13、 in_biquad2; reg dly_width-1:0 xn_reg; reg output_width-1:0 result; assign pzeros = 0;xn = xinput_width-1,xinput_width-1,xinput_width-1,xinput_width-1, xinput_width-1,xinput_width-1:0; assign xn = 19xinput_width-1,xinput_width-1:0; always (posedge clk) begin if (reset) beginxn_reg <= 0;result <= 0;in_biquad2 <= 0;end else if (clken)begin xn_reg <= xn;result <= out_biquad1;in_biquad2 <= out_biquad1h_bit:l_bit;endend base_iir_biquad base_iir_biquad1 (.clk ( clk ),.clken ( clken ),.reset ( reset ),.x ( xn_reg ),.result ( out_biqu