Proteus实例教程课件-第3章

1、第第3章章 数字电子技术实验数字电子技术实验 数字电子技术实验的目的在于熟练掌握常用的中规模数字集成芯片的功能，研究这些集成芯片的应用，通过综合实践，巩固和加强数字电子技术理论知识和实验技能，掌握一般数字电子系统的分析、组装、调试和设计方法，综合运用所学理论知识独立分析和解决实际问题，为从事有关数字电子系统的设计和研究开发工作打下基础。 本章结合Proteus软件对数字电子技术中的典型实验进行归类，列举了原理验证型实验、创新型实验、设计型实验和综合型实验等多个项目，涵盖了数字电子技术中的关键知识点并具有一定的创新性和综合性。 3.1.1 CMOS 4000系列系列3.1 Proteus中数字电

2、路常用元件及仪器中数字电路常用元件及仪器 打开Proteus元件拾取对话框，在元件分类中居于第三位的是CMOS 4000 series，如图3-1所示。CMOS 4000系列属早期生产的CMOS器件，在国外已限用，但由于这类器件价格比较便宜，目前在我们国家使用的还比较多。图3-1 Proteus中CMOS 4000系列元件 图4000系列与74系列对应，比如4000系列的4511和74系列的7448对应，都是BCD至七段显示译码器，输出高电平有效，如图3-2所示。从图中可以看出，除了4、5管脚的标识和用法稍有不同外，其他管脚号及标识都一样，用来驱动共阴极七段数码显示。但提醒大家注意的是，它们的

3、工作电压和逻辑电平标准并不完全一致。图3-2 BCD到七段显示译码器4511与7448 Proteus中4000系列元件的子类划分如图3-3所示，子类的列表如表1-6所示。 另外，元件也可按生产厂家来查找，如图3-3中的Fairchild、Microchip和Texas Instruments都是制造商的名称。图3-3 4000系列元件的子类 3.1.2 TTL74系列系列 TTL74系列根据制造工艺的不同又分为如图3-4所示的几大类，每一类元件的子类都相似，比如7400和74LS00功能一样。图3-4 TTL 74系列 由于每一类元件众多，而学过数字电子技术的读者，对常用的元件功能代号已熟悉

4、，可在元件拾取对话框中的“Keywords”中键入元件名称，采用直接查询的方式拾取元件，如图3-5所示。图3-5 直接拾取元件对话框 3.1.3 数据转换器数据转换器 数据转换器在Proteus元件拾取对话框中的“Data Converters”类中，如图3-6所示。常用的数据转换器有并行8位模/数转换器(如ADC0809)、8位数/模转换器(如DAC0808)、LF采样保持器、MAX串行数模转换器、 位双斜坡模数转换器、具有I2C接口的小型串行数字湿度传感器TC74及具有SPI接口的温度传感器TC72和TC77等，可按子类来查找。图3-6 数据转换器类元件拾取对话框 3.1.4 可编程逻辑器

5、件和现场可编程逻辑阵列可编程逻辑器件和现场可编程逻辑阵列 可编程逻辑器件及现场可编程逻辑阵列位于Proteus元件拾取对话框中的PLDs & FPGAs类中，此类元件较少，没有再划分子类，一共有十二个元件，如图3-7所示。图3-7 可编程逻辑器件及现场可编程逻辑阵列类元件 3.1.5 显示显示器件器件 显示器件在Proteus元件拾取对话框中的Optoelectronics类中，如图3-8所示。 常用的七段数码显示，元件名的前缀为7SEG-，在用到此类元件时，采取部分查询方法，直接在“Keywords”中输入“7SEG-”，即可根据元件后面的英文说明来选取所需元件。比如，图3-8中右面

6、前三行列举的元件都是七段数码显示，输入为四位BCD码或二进制数，使用时可省去显示译码器；第四、五、六行都是七段共阳极数码管，输入端应接显示译码器7447；第七、八、九行三个数码管都是七段共阴极接法，使用时输入端应用接显示译码器7448。显示器件主要在大类Optoelectronics中，子类参考表1-17。我们来仔细看一下显示器件的子类划分，如图3-9所示。图3-9 显示器件的子类 常用的发光二极管LEDs子类中的元件如图3-10所示。选用时要用ACTIVE库中的元件而不用DEVICE库中的元件，在本书中，我们都使用这一规定，ACTIVE库中的元件是能动画演示的，而DEVICE不能，但一般电阻

7、就不需要动画演示，可用DEVICE库中的元件。图3-10 子类LEDs 中的器件 “Bargraph Displays”条形LED显示子类中只有两个元件，如图3-11所示。主要区别在于颜色不同，这个元件相当于十个LED二极管并排放置在一起，管脚号小的一端是阳极，接高电平；管脚号大的一端是阴极，接低电平。在多个发光二极管共同使用时，通常用它比较方便。图3-11 条形LED显示 3.1.6 调试工具调试工具 数字电路分析与设计中常用的调试工具在Proteus元件拾取对话框中的“Debugging Tools”类中，一共不到二十个，如图3-12所示。显示元件和调试工具的应用例子如图3-13所示。D1

8、LED-YELLOW0011234567820191817161514139101211U1LED-BARGRAPH-GRNLOGICSTATELOGICPROBEBIG7SEG-COM-AN-GRN7SEG-BCD图3-13 部分显示元件和调试工具的使用方法 555定时器是一个非常有用的模数混合器件，在进行数字逻辑电路设计时经常要用它来组成无稳态或单稳态电路，产生连续或单个脉冲。555定时器能在较宽电源电压范围内工作，可承受较大的负载电流。双极型555定时器的电源电压为516V，最大负载电流为200mA。CMOS型7555定时器的电源电压为318V，最大负载电流为4mA。 下面对555定时器

9、内部的工作原理及几种应用电路进行详细介绍。3.2 555定时器定时器 555定时器因其内部有三个5K串联电阻而得名。内部仿真原理图见图3-14，其中4端复位未给出(高电平复位有效)。U1和U2为两个运算放大器，接成了电压比较器；U3和U4两个与非门接成了低电平输入有效的锁存器，前面各加上一个反相器，变成了输入高电平有效的锁存器，U5为反相缓冲器，驱动输出；Q1为三极管，发射极1端应接地，通过控制Q1基极电位使其工作在导通或关断两个状态。3.2.1 555定时器的内部构成定时器的内部构成U1U2U3U412U5R15kR25kR35k8657132Q1NPN12U5:A74LS0434U5:B7

10、4LS04U6BUFFER图3-14 555定时器的内部原理图 由于理想运放输入端电流可考虑为零，所以三个5K电阻串联对8端的直流电源Vcc进行分压，其中U1的反相端和U2的同相端分别为2VCC/3和VCC/3。555定时器的三个输入端与输出端及内部三极管的状态之间的关系如表3-1所示。输 入输 出复位(4)VI1(6)VI2(2)VO(3)Q1状态低低导通高2VCC/3VCC/3低导通高VCC/3不变不变高2VCC/32VCC/3VCC/3高关断表3-1 555定时器输入输出之间的关系 555定时器外接一个电容充放电电路即可构成一个无稳态多谐振荡器，在3端产生矩形波信号，且频率可调，如图3-

11、15所示。 在555定时器的电源8端和接地1端之间，从上到下串接电阻R4、R5和电容C2。把555定时器的6端和2端(即内部两个电压比较器的同相和反相输入端)连在一起，再接到电容C2上端，即两个比较器的外部输入电压都取为电容C2上的变化量，再与各自的固定电压2VCC/3和VCC/3比较，触发锁存器，使Q1饱和导通。因7端接在R5上方，此时相当于接地，C2通过R5放电。然后R4、R5和C2回路再充电，反复进行充放电的结果，将导致3端输出矩形波。3.2.2 555定时器组成的多谐振荡器定时器组成的多谐振荡器U1U2U3U412U51R15kR25kR35kC1100nFR51000k8657132

12、R41000kVcV=1.81827V-2/3V=3.33319Q1NPNC20.47uU-1/3V=1.6665612U5:A74LS0434U5:B74LS04VoutV=SLOU6BUFFER图3-15 555定时器构成的多谐振荡器 为了观看这种效果，C2应拾取“CAPACITOR”(ACTIVE库)元件，且在U5前放置“LOGICPROBEBIG”逻辑电平探测器，观察输出电平的变化及与Q1导通之间的关系。下面再放置一个图表分析。 首先应停止仿真。单击左边工具栏内的图表类型按钮 ，在对象选择区“GRAPHS”中选“MIXED”(模拟和数字混合波形)项。注意，如果是纯模拟波形，选第一项“A

13、NALOGUE”；如果是纯数字波形，选第二项“DIGTAL”，如图3-16所示。然后在图形编辑区单击鼠标左键拖出一个图表分析框，再次单击左键确认，如图3-17所示。图3-16 图表类型选择 图3-17 图表分析框 在图3-17中的非标题区，即中间的空白区双击，出现如图3-18所示的对话框，可修改图表分析的标题为“555 ANALYSIS”。再把横轴的时间长度改为6秒。因为本题555构成的方波周期为1秒，这样可出现6个周期波形。 图3-18 修改标题及横坐标 接下来可在图表框中加入轨迹。添加轨迹的第一步是在被测点加上电压探针。Proteus ISIS中左侧图标 和 分别为电压和电流探针，这里使用

14、电压探针，即相当于实际万用表的正极性表笔。选中电压探针 后，通过拖动到要连接的线上可自动连接上。把电压探针连接到6端和3端，分别命名为Vc和Vout。快速双击探针名称，并分别拖入图表分析框，观察到图表框中出现了探针的名称。 按“Space”空格键即生成相应的波形，而不必单击仿真运行按钮。 移动鼠标指针到图表分析框的标题处，鼠标变成画笔状，双击，出现图表分析的放大画面，可修改它的各项属性，尤其是背景及轨迹的颜色，如图3-19所示。图3-19 555定时器的图表分析 555定时器接成多谐振荡器时的频率计算公式为 其中， ， 由此可计算出图3-15中的输出频率约为1Hz。CCTon121121CCT

15、Toff2121Tonoff211211211()ln()ln20lnln20(2)ln20.7(2)11.4(2)VVTRR CRR CVVVTR CR CVTTTRR CRR CfRR CTTCC13VVTCC23VV 由集成器件连接而成的频率可调的矩形波发生器电路如图3-20所示。图3-20 由集成555定时器构成的多谐振荡器 555定时器接成单稳态电路时，通过外部触发可产生单脉冲，且脉冲宽度Tw可通过下面式子计算。 图3-21为单稳态电路的仿真图。其中R1和按钮组成一个负脉冲发生器，操作时动作尽量要快，这个触发负脉冲的时间要远远小于Tw的宽度才能观察到效果。示波器的波形如图3-22所示

16、，上方的正脉冲为单稳态电路的输出，下方为触发脉冲。3.2.3 555定时器组成的单稳态电路定时器组成的单稳态电路CCW212121CCCC0lnln31.123VTR CR CR CVV图3-21 555构成的单稳态电路图3-22 555构成的单稳态电路示波器波形 1. 救护车变音警笛电路救护车变音警笛电路 图3-23所示为模拟救护车变音警笛电路的原理图。图中U1、U2都接成自激多谐振荡的工作方式。其中，U1输出的方波信号通过R5去控制U2的5脚电平。当U1输出高电平时，由U2组成的多谐振荡器电路输出频率较低的一种音频；当U1输出低电平时，由U2组成的多谐振荡器电路输出频率较高的另一种音频。因

17、此，U2的振荡频率被U1的输出电压调制成为两种音频频率，使嗽叭发出“嘀、嘟、嘀、嘟”与救护车鸣笛声相似的变音警笛声。改变R2、C2的值，可改变嘀、嘟的间隔时间；改变R5、C4的值，可改变嘀、嘟声音的音调。3.2.4 555定时器应用电路定时器应用电路图3-23 555构成的救护车变音警笛电路R4DC7Q3GND1VCC8TR2TH6CV5U1NE555R110kC10.01uFR2100kR310kC210uFR4DC7Q3GND1VCC8TR2TH6CV5U2NE555R5150kR610kC40.01uFC5100uFLS1SPEAKER 2. 消防车变音警笛电路消防车变音警笛电路 图3-

18、24所示为模拟消防车变音警笛电路的原理图。它与救护车变音警笛电路的唯一区别是U2第5脚的控制电平不是取自U1的输出3脚，而是经过由晶体管Q1接成的射极跟随器接在U1的2、6脚上，即U2的5脚的控制电平不是“突变”的方波，因而产生“逐渐”变调的与消防车警笛声相似的鸣笛效果。改变R2、C2的值，可改变警笛声的渐变时间；改变R5、C4的值，可改变“渐变”警笛的声调，按图示的阻容参数，警笛声的“渐变”时间周期为1秒左右。图3-24 555构成的消防车变音警笛电路R4DC7Q3GND1VCC8TR2TH6CV5U1NE555C10.01uFR2100kR310kC210uFR4DC7Q3GND1VCC8

19、TR2TH6CV5U2NE555R5150kR610kC40.01uFC5100uFLS1SPEAKERQ1PNPR14.7kR42.7k 1. 实验目的实验目的（1）熟悉门电路逻辑功能；（2）熟悉Proteus中数字电路调试工具和仪器的使用。2. 实验器件实验器件（1）74LS00(二输入四与非门)2片；（2）74LS20(四输入双与非门)1片；（3）74LS86(二输入四异或门)1片；（4）74LS04(六反相器)1片。3.3 原理验证型实验原理验证型实验3.3.1 门电路逻辑功能及测试门电路逻辑功能及测试 3. 预习要求预习要求 （1）复习门电路工作原理及相应的逻辑表达式； （2）熟记所

20、用集成电芯片各引脚的功能。 4. 实验内容及步骤实验内容及步骤 1) 与非门逻辑功能测试 （1）选用双四输入与非门74LS20一片，按图3-25接线，注意实际使用时74LS20一定要接电源和地。&61245U1:A74LS200100Volts+2.09YD1LED-YELLOW Proteus中所用测试元件清单如表3-2所示。元 件 名 称所 在 大 类所 在 子 类数 量备 注74LS2074LS seriesGates & Inverters1四入双与非门LOGICSTATEDebugging Tools4输入逻辑电平LEDOptoelectronicsLEDs1输出显示

21、表3-2 Proteus元件清单 (2) 将74LS20输入端按表3-3置位，分别测输出电压及逻辑状态。输 入输 出12456(Y)电压(V)HHHHLHHHLLHHLLLHLLLL表3-3 测试真值表 2) 异或门逻辑功能测试 (1) 选一片二输入四异或门集成芯片74LS86，按图3-26接线，输入端1、2、4、5接逻辑电平输入，输出Y接输出电平显示(发光二极管和直流电压数)。0100Volts+2.09YD1LED-YELLOW= 1123U1:A74LS86= 1456U1:B74LS86= 19108U1:C74LS86AB图3-26 Proteus中74LS86功能测试 (2) 将输

22、入电平按表3-4置位，将结果填入表中。(A、B点的输出状态可在仿真时观察3、6端红、蓝电平的变化)。输 入输 出1245ABY电压(V)LLLLHLLLHHLLHHHLHHHHLHLH表3-4 测试真值表 3) 逻辑电路的逻辑关系确定 (1) 用74LS00按图3-27接线，通过测试，将输入输出逻辑关系填入表3-5中。01YD1LED-YELLOW&123U1:A74LS00&456U1:B74LS00&1098U1:C74LS00&131211U1:D74LS00&123U2:A74LS00D2LED-YELLOWZAB (2) 图3-27中用了两片7

23、4LS00二入与非门，其中U2用作反相器，可以把两个输入端短接，也可以一个接高平，另外一个当输入端使用。输 入输 出ABYZLLLHHLHH表3-5 逻辑关系测试真值表 5. 实验报告实验报告 (1) 按以上各步骤的要求填表及画逻辑电路图； (2) 回答问题： 怎样判断门电路逻辑功能是否正常？ 与非门一个输入端连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？(用Proteus仿真测试) 异或门又称可控反相门，为什么？(在Proteus中测试，异或门的一端接高电平，另一端接可变逻辑电平；异或门的一端接低电平，另一端接可变逻辑电平；分别观察输出与输入的关系)。 1. 实验目的实验目

24、的 （1）熟悉集成译码器和数据选择器逻辑功能； （2）掌握集成译码器和数据选择器的使用方法。 2. 实验器件实验器件 （1）74LS139(二线四线译码器)1片； （2）74LS153(双四选一数据选择器)1片。 3. 预习要求预习要求 （1）复习译码器和数据选择器的工作原理及相应的逻辑表达式； （2）熟记74LS139和74LS153各引脚的功能。3.3.2 译码器和数据选择器译码器和数据选择器 4. 实验内容及步骤实验内容及步骤 1) 译码器逻辑功能测试 将74LS139译码器按图3-28接线(注意：实际接线时，9端应接地，16端接电源)。按表3-6的输入逻辑电平分别测试，将对应的输出状态

25、填入表中。表3-6 74LS139逻辑功能测试真值表输 入输 出使能选择BAHXXLLLLLHLHLLHHEY0Y1Y2Y3 2) 用译码器将双二线四线译码器扩展为三线八线译码器 (1) 画出扩展电路图，在Proteus中进行仿真。 (2) 设计并填写该三线八线译码器逻辑功能真值表，画出输入、输出波形。 3) 数据选择器的测试及应用 (1) 将双四选一数据选择器74LS153按图3-29接线，测试其逻辑功能。图3-29 Proteus中74LS153逻辑功能测试10101G03ENMUX012367543109111213142115U174LS15301 图3-29中没有显示电源和地端的接线

26、，其中8端为地，16端为电源。 先令使能端1为高电平，按图3-29接入逻辑电平，观察输出发光二极管是否亮。再让1端为低电平，按照表3-7测试74LS153的逻辑功能并填表。输 入输 出使能选择数据10D0D1D2D3YH110001LLLHLLLLLHLHLLLHLLLHLLHHLLLHEN (2) 从实验台脉冲信号源中输出两个不同频率的信号，接到数据选择器的任意两个数据输入端，分别设置相应的选择端信号，在输出端用示波器观察输出信号是否与被选择的数据输入通道信号一致。 Proteus中的实验仿真图如图3-30所示。其中D1设置为1kHz的DCLOCK信号源，D0设置为500Hz的DCLOCK信

27、号源。 (3) 分析上述实验结果，并总结数据选择器的作用。图3-30 Proteus中74LS153应用电路1001G03ENMUX012367543109111213142115U174LS153ABCD0D1D31kHz500Hz 5. 实验报告实验报告 (1) 画出实验要求的波形图； (2) 画出实验步骤(2)要求的接线图； (3) 总结译码器和数据选择器的使用体会。 1. 实验目的实验目的 （1）熟悉并掌握基本R-S触发器的构成、原理和功能测试方法； （2）学会正确使用触发器集成芯片； （3）了解不同逻辑功能的触发器相互转换的方法。 2. 实验器件实验器件 （1）74LS00(二输入四

28、与非门)1片； （2）74LS74(双D触发器)1片； （3）74LS112(双J-K触发器)1片。 3. 预习要求预习要求 （1）复习D触发器和J-K触发器的工作原理及相应的逻辑表达式； （2）熟记74LS74和74LS112各引脚的功能。3.3.3 触发器触发器 4. 实验内容及步骤实验内容及步骤 1) 基本R-S触发器功能测试 两个TTL与非门首尾相接构成的基本R-S触发器的电路如图3-31所示，其中斜线在绘制时按下“Ctrl”键。 (1) 按顺序在 和 端加信号，观察并记录输出端 Q 和 的状态，将结果填入表3-8中，并说明上述各种输入状态下触发器执行的是什么功能。dSdRQQ逻 辑

29、功 能01111011dSdRQ表3-8 基本R-S触发器的逻辑功能测试真值表 (2) 当 和 都接低电平时，观察 Q 和 的状态；当 和 同时由低电平跳为高电平时，注意观察 Q 和 的状态，重复35次，看 Q 和 的状态是否相同，以正确理解 RS 触发器输出“不定”状态的含义。 2) 维持阻塞型D触发器功能测试 双D型正边沿维持阻塞型触发器74LS74的逻辑符号如图3-32所示。图中 和 端为异步置位和清零端，CP为时钟脉冲输入端。 试按下面的步骤做实验：dSdRQdSdRQQdSdR (1) 分别在 和 端加低电平，观察并记录 和 端的状态。 (2) 令 和 端为高电平，D端分别接高、低电

30、平，用点动脉冲(LOGICSTATE)作为CP，观察并记录当CP为低电平、上升沿、高电平和下降沿时Q端状态的变化。 (3) 当 = =1，CP=0(或CP=1)时，改变D端信号(LOGICSTATE)，观察 端的状态是否变化。CPD2Q5CLK3Q6S4R174LS74J3Q5CLK1K2Q6S4R1574LS112CPRdSdSdRd图3-32 Proteus中D触发器和J-K触发器原理图dSdSdRdRQQQ 将结果填入表3-9中。注意 和 是一个输出端不同时刻的两个状态。nQ1nQCPDQnQn+101XX0110XX011000111101110 (1)X01dSdRdSdR (4)

31、令 = =1，将D和 相连，CP加连续脉冲(CLOCK)，用双踪示波器观察并记录Q相对于CP的波形。 3) 负边沿J-K触发器功能测试 双J-K负边沿触发器74LS112的逻辑符号如图3-32所示。自拟实验步骤，测试其逻辑功能，并将结果填入表3-10中。若J=K=1，CP端加连续脉冲，用双踪示波器观察Q-CP波形，把D触发器的D端与 相连时观察到的波形相比较，有何异同点？ 4) 触发器功能转换 (1) 将D触发器和J-K触发器转换成T触发器，列出表达式并画出实验电路图； (2) 接入连续脉冲，观察各触发器CP及Q端波形，比较二者关系； (3) 自拟实验数据表并填写。dSdRQQ 5. 实验报告

32、实验报告（1）整理实验数据并填表；（2）写出实验内容3)、4)的实验步骤及表达式；（3）画出实验4)的电路图及相应的表格；（4）总结各类触发器的特点。 1. 实验目的实验目的 （1）掌握移位寄存器的工作原理及电路组成； （2）测试集成芯片74LS194四位双向移位寄存器的逻辑功能。 2. 实验器件实验器件 （1）74LS74(六D触发器)2片； （2）74LS194(四位双向移位寄存器)1片。 3. 预习要求预习要求 （1）复习移位寄存器的工作原理； （2）熟记74LS194各引脚的功能。3.3.4 移位寄存器的功能测试移位寄存器的功能测试 4. 实验内容及步骤实验内容及步骤 1) 由D触发器

33、。构成的单向移位寄存器 右向移位寄存器。右向移位寄存器。按图3-33接线。CLK接单脉冲， 、 、 D端接相应电平。在Proteus中运行仿真，按以下步骤分别单击改变 、 、D和CLK端的输入电平。SRSR图3-33 Proteus 中D触发器构成的右移寄存器 (1) 令 =1、 =0，对四个D触发器进行异步清零。 (2) 令 =1、 =1，准备开始移位。 (3) 令D=1，CLK=0，单击CLK端输入，使其为1，即产生一个上升沿，观察四个D触发器输出逻辑电平的变化。 (4) 使CKL回零，令D=0，再次单击CLK使其为1，观察四个D触发器输出电平的变化。 (5) 重复步骤(4)，直到所有D触

34、发器的输出全部为0。将以上观察到的结果填入表3-11中。SSRR表3-11 右移寄存器功能表CPDQ0Q1Q2Q300000011203040 左向移位寄存器。左向移位寄存器。按照右向移位寄存器的工作原理，自行设计左向移位寄存器电路并接线实验，将结果填入自拟定的表中。请大家先用Proteus仿真，然后再进行实验。 2) 测试74LS194的逻辑功能 (1) 将74LS194插入实验装置上16脚集成插座中，注意方向，并锁紧。 (2) 按图3-34接线，测试其逻辑功能。图3-34 Proteus中74LS194的逻辑功能测试 在实验台上实验时，CLK接单脉冲，在Proteus中仿真时，所有输入端均

35、接逻辑状态输入。根据工作方式S1、S0的不同取值，双击CLK，使其产生一个上升沿，观察输出指示是不是和预想的效果一致。 S1 S0=00时，其他输入端可以为任意值，给时钟一个上升沿，观察输出的变化； S1 S0=01时，令SR=1，SL=0，给时钟四个上升沿，观察输出的变化； S1 S0=10时，检查使SR=1，SL=0，给时钟四个上升沿，观察输出的变化； S1 S0=11时，使D0D1D2D3=0110，给时钟一个上升沿，观察输出的变化。 (3) 根据上述实验，自己拟定表格，填写74LS194的逻辑功能表。 3) 设计由两片74LS194组成的八位双向移位寄存器，在Proteus中画出原理图

36、，并进行仿真，测试其逻辑功能。在实验台上进行连接并验证。1. 实验目的实验目的（1）掌握常用时序电路分析、设计及测试方法；（2）训练独立组织实施实验的技能。2. 实验器件实验器件（1）74LS73(双J-K触发器)2片；（2）74LS00(二输入四与非门)1片。3. 预习要求预习要求（1）复习异步二进制加减计数器的连接方法；（2）熟记74LS73各引脚的功能。3.4 设计型实验设计型实验3.4.1 时序电路时序电路 4. 实验内容及步骤实验内容及步骤 1) 异步二进制计数器 (1) 按图3-35接线，注意J、K端一定要接高电平，不要悬空。J14Q12CLK1K3Q13R2U1:A74LS73J

37、7Q9CLK5K10Q8R6U1:B74LS73J14Q12CLK1K3Q13R2U2:A74LS73J7Q9CLK5K10Q8R6U2:B74LS73CLOCK1HzCP1RdCLR (2) 由CP端输入单脉冲，测试并记录Q1(最左)Q4端状态及波形。 (3) 由CP端输入连续脉冲(1Hz)，输出接数码显示，观察计数值的变化。 (4) 试将此异步二进制加法计数器改接为减法计数器，重复以上两步骤，并做好实验记录。 注意：由于四个JK触发器J、K端接线一样，先画好一个，再复制块即可；还可以通过主菜单【View】【Snap 50th】来缩小背景栅格的间距，以便连接；从编辑状态回到拾取元件状态，可单

38、击主工具栏内的“ ”图标。 Proteus中元件清单如表3-12所示。 表3-12 Proteus元件清单元 件 名 称所 在 大 类所 在 子 类数 量备 注74LS7374LS seriesFlip-Flops & Latches4双J-K触发器LOGICSTATEDebugging Tools1输入逻辑电平7SEG-BCDOptoelectronics7-Segment Displays1七段数码显示CLOCKSimulator PrimitivesSources1时钟 2) 异步二十进制加法计数器 (1) 按图3-36接线，CP端接连续脉冲，观察计数值的变化。J14Q12CLK

39、1K3Q13R2U1:A74LS73J7Q9CLK5K10Q8R6U1:B74LS73J14Q12CLK1K3Q13R2U2:A74LS73J7Q9CLK5K10Q8R6U2:B74LS73CLOCK1HzCPCLR123U3:A74LS00Q0V=SHIQ1V=SLOQ1V=SLOQ3V=SHI图3-36 Proteus中异步十进制加计数器仿真图 (2) 画出输出波形。 在Proteus中利用图表仿真功能可以自动生成输出波形。 单击左边工具栏内的图表类型按钮 ，在对象选择区“GRAPHS”中选“DIGITAL”(数字波形)项，然后在图形编辑区单击鼠标左键拖出一个图表分析框，再次单击左键确认。

40、双击图表框空白区，出现其属性修改对话框，把横轴的长度改为10(缺省为秒)。因为本实验的时钟周期为1秒，这样可出现10个周期。 在希望产生波形的电路的各点加上电压探针，选中工具栏中的电压探针 ，分别把它接在四个JK触发器的Q端(图3-35中自左至右)，并分别命名为Q0、Q1、Q2、Q3，如图3-36所示。双击探针名称，然后把它们分别拖入图表分析框，也可以把时钟CLock拖入。 按“Space”空格键即生成相应的波形，如图3-37所示。 (3) 把图3-36改成异步十进制减法计数器，在Proteus中仿真并生成波形图。图3-37 Proteus中异步十进制加计数器的图表仿真 5. 实验报告实验报告

41、 （1）画出实验内容要求的时序波形并记录表格； （2）总结时序电路的特点。 1. 实验目的实验目的 （1）熟悉集成计数器逻辑功能和各控制端的作用； （2）掌握集成计数器的使用方法。 2. 实验器件实验器件 （1）74LS90(二、五、十进制计数器)2片； （2）74LS00(二输入四与非门)1片。 3. 预习要求预习要求 （1）复习74LS90计数器的工作原理； （2）熟记74LS90各引脚功能。3.4.2 集成计数器集成计数器 4. 实验内容及步骤实验内容及步骤 1) 74LS90的功能测试 74LS90是二、五、十进制异步计数器。逻辑简图如图3-38所示。模二模五&123&

42、456CP1CP2Q0 Q1 Q2 Q3RR0102SS9192图3-38 74LS90简化逻辑图 74LS90具有以下功能： （1）直接清零(R01和R02同时为高电平)，直接置9(S91和S92同时为高电平)； （2）一位二进制计数器(只使用模二模块，即CP1作外部时钟，Q0为输出)； （3）五进制计数器(只使用模五模块，即CP2作外部时钟，Q3、Q2、Q1为输出)； （4）十进制计数器(把模二和模五模块通过CP2和Q0连接起来，CP1作外部时钟，Q3、Q2、Q1、Q0为输出)。 74LS90作为十进制计数器时有两种接法，如图3-39所示。CKA14Q012CKB1Q19Q28Q311R0

43、(1)2R0(2)3R9(1)6R9(2)7U174LS90CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90CPCP图3-39 Proteus中74LS90两种十进制接线图 按芯片引脚图测试74LS90的逻辑功能并填入表3-13中。R0(1) R0(2)R9(1) R9(2)Q0 Q1 Q2 Q3H HL XH HX LL XH HX LH HX LX LL XL XL XX LX LL X表3-13 74LS90逻辑功能表 图3-39中，左图计数为09，右图又叫双五进制计数器，计数先是0、2、4、6、8，再为1、3、5、7、9。请

44、在Proteus中仿真并分析原因。 按图3-39接线，使用单脉冲或连续脉冲进行实验，并把表3-14填写完整。表3-14 74LS90十进制计数器逻辑功能表十进制双五进制计 数输 出计 数输 出Q3 Q2 Q1 Q0Q3 Q2 Q1 Q000112233445566778899 2) 计数器连接分别用两片74LS90计数器级连接成两位五进制、十进制计数器。在Proteus 中画出电路原理图并仿真，验证设计的正确性。 3) 任意进制计数器设计 (1) 用一片74LS90和一片74LS00设计一个任意进制计数器(6、7、8、9)，并接线验证，可以用清零法或置九法。图3-40是在Proteus中分别用

45、清零法和置九法设计的六进制计数器，请读者模仿出设计其他进制的计数器。 (a) 清零法 (b) 置九法 图3-40 Proteus中用74LS90设计的六进制计数器CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U174LS90123U2:A74LS00456U2:B74LS00CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90U3(CKA) (2) 用两片74LS90和一片74LS00设计一个四十五进制计数器，并接线验证。 图3-41是在Proteus中用清零法设计的五十四进制计数器原理图

46、，采用异步连接，请大家分析并设计四十五进制或其他进制(1199)计数器。CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U174LS90CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90CP123U2:A74LS00456U2:B74LS00 5. 实验报告实验报告 （1）整理实验内容和各实验数据； （2）画出实验内容(2)、(3)所要求的电路图并填写相关表格。 3.5 创新型实验创新型实验(Proteus层次电路设计层次电路设计) 投票表决系统的设计与仿真投票表决系统的设计与仿真 1.

47、实验目的实验目的（1）掌握加法器和显示译码器的使用；（2）掌握Proteus层次原理图的设计。2. 预习要求预习要求（1）复习半加器和全加器电路原理以及四位并行加法器的工作原理；（2）学习Proteus中层次原理图的基本设计方法； 写出预习报告。 3. 实验任务实验任务 在Proteus中设计一个有六人参与的投票表决系统：每人手持一个开关，可以选择“Yes”、“No”和“弃权”。投票系统能自动统计并显示选择“Yes”的票数和选择“No” 的票数。在Proteus中设计电路原理图并仿真。 4. 实验步骤实验步骤 1) 设计分析 每人一个三位开关，共六个。因为开关为布尔量，不能输入到四位并行加法器

48、(有权值)中，只能接到一位二进制加法器。为了使用尽可能少的加法器，这里使用全加器，每个全加器的A、B及CI都可作为独立的输入，之间没有权值关系。把前三人的赞同选择开关接到第一个全加器的输入端，把后三个人的赞同选择开关接到第二个全加器的输入端。把六个人的反对选择开关分别接到第三和第四个全加器的输入端。弃权开关什么也不连接，即不作加计算 每个全加器的输出S和CO都具有21权值关系，可以作为四位并行加法器的输入。前两个全加器的结果进第一个四位并行加法器，后两个全加器的结果进第二个四位并行加法器。 四位并行加法器的输入高两位不用，接地，即为0。故第一个并行加法器加出来的结果为赞同票，第二个并行加法器加

49、出来的结果为反对票。 两个四位并行加法器的输出分别接74LS47，即低电平有效的BCD到七段显示译码器，显示译码器的输入端高位D接地2) 电路设计在Proteus中画出电路原理图。全加器的输入端为了得到可靠的电平，必须在每个一开关两端接适当的电阻值，并接电源和地。接地电阻为10k，共12个，接电源电阻为500，只有一个。Proteus中系统元件清单如表3-15所示。表3-15 Proteus中系统元件清单元 件 名 称所 在 大 类所 在 子 类数 量备 注SW-ROT-3Switches and relaysSwitches6三位开关74LS28374LS SeriesAdders2四位并行

50、加法器74LS4774LS SeriesDecoders & Encoders2显示译码器7SEG-COM-ANODEOptoelectronics7-Segment Displays2共阳极数码显示74LS13874LS SeriesAdders4全加器RESResistorsGeneric13电阻500(1)，1k(12) 3) 层次原理图设计 在Proteus中发现全加器74LS138没有仿真模型。为此，利用层次原理图的设计方法，设计一个全加器74LS138。 在Proteus中单击子电路模式图标 ，在图形编辑区拖出一个大小合适的矩形，并命名。在对象选择器中选择“INPUT”，并

51、在矩形框的左边框线上单击三次，生成三个输入端。然后在对象选择器中选择“OUTPUT”，并在矩形框的右边单击两次，生成两个输出端。分别双击这些端子，对其进行命名，生成全加器的父电路，如图3-42所示。U174LS138SCOABCI图3-42 全加器的父电路 右键单击图3-42图中全加器的矩形空白区，出现右键菜单，选择“Goto Child Sheet”，即转到全加器的子电路，此时自动打开一个新的绘图画面，按图3-43画好全加器的子电路，使输入与输出的引脚名与父电路保持完全一致。U7XORU8XORU9ANDU10AND123U11:A74LS32ABCISCO 单击存盘按钮，不用另起名字。在图

52、形的空白区单击右键，选择右键菜单中的“Exit Parent Sheet”，即返回到父电路。最后，把所有元件按以上分析连接成如图3-44所示的系统电路。 注意到四个全加器的各子电路中的元件代号各不相同，且与上层电路中的元件代号亦不相同。 图3-44中，左下方电阻与电路的连接采用的是网络标号形式(R1R12)，标有同一网络标号(Label)的两根线被视为连接在一起。R12R11R10R9R8R7R6R5R4R3R2R1R1R2R3R5R6R11R4R7R8R9R10R12A05A13A214A312B06B12B215B311C07C49S04S11S213S310U374LS283A7QA13

53、B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U474LS47A05A13A214A312B06B12B215B311C07C49S04S11S213S310U574LS283A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U674LS47SW1SW-ROT-3SW2SW-ROT-3SW3SW-ROT-3SW4SW-ROT-3SW5SW-ROT-3SW6SW-ROT-3R050010kU174LS138SCOABCIU274LS138SCOABCIU3074LS138SCOABCIU4074LS138SC

54、OABCIYESNOR13100图3-44 投票表决系统电路原理图 4) 系统仿真 在Proteus中运行仿真，使第一个开关不动作，即选择“弃权”，第四个开关位于下方，即选择“No”，其他四个开关都位于上方，即选择“Yes”。仿真结果表明，系统显示的票数与选择开关一致。 5. 实验报告实验报告 （1）设计全加器74LS138的层次原理图； （2）打印出Proteus中系统原理仿真图和仿真结果。 3.6 综合型实验综合型实验3.6.1 多路显示系统设计与仿真多路显示系统设计与仿真1. 实验目的实验目的（1）熟练掌握数据选择器、译码器和七段数码显示器的使用；（2）掌握多路数据传送和显示时的分时传送

55、和显示电路设计技巧。2. 实验器件实验器件（1）74LS157(四个二选一数据选择器)1片；（2）74LS48(BCD七段显示译码器)1片；（3）74LS139(双二一四译码器)1片；（4）共阴极数码管2个。 3. 预习要求预习要求 （1）复习数据选择器、译码器工作原理及相应的逻辑表达式； （2）复习共阴极和共阳极数码管内部结构及各段显示与对应的输入信号之间的关系。 4. 实验任务和步骤实验任务和步骤 设计一个多路数据显示系统，要求把两位十进制(BCD码)数据从甲地传送到乙地，并显示出来。设计的电路应尽可能少地使用元器件，即不能多于前面列举的实验器件数目，并在Proteus中进行电路仿真。 1

56、) 系统设计分析 此课题把组合逻辑电路中常用的数据选择器、二进制译码器、显示译码器及数码显示器综合运用在一起，是以后其他综合电路设计中的一个基础环节。 首先看系统的输入，两位十进制数用BCD码来表示，共需8根线。因为只有一片显示译码器，即只能接收4根数据线，故输入的8根线要使用四个二选一数据选择器分时传送两个BCD码十进制数，如先传送个位，再传送十位，或相反。 74LS157正是一个具有四个二选一功能的数据选择器，使它的每个选择器的数据输入D0接十进制数的个位(四位BCD码)，每个数据选择器的数据输入D1接十进制数的十位(四位BCD码)，通过把74LS157的G1端置0或置1来选择四个数据选择

57、器的D0或D1，且同时输送到相应的四个输出端上，从而实现分时传送的目的。因为人的肉眼分辨率的问题，74LS157的G1端(即四个数据选择器的公共地址)应该是一个连续脉冲，频率设为30Hz左右比较合适。 从数据选择器输出的一位十进制数(BCD码)，按从低到高依次接到显示译码器74LS48的A、B、C、D输入端。74LS48接收正编码信号，输出负逻辑电平有效信号，故它的七个输出端应接共阴极数码管。74LS48的三个功能端都是低电平有效，这里都接高电平，使其功能不起作用。 现在考虑一个显示译码器驱动两块数码管问题。因为是分时传送来的数据，所以两块数码管并接在74LS48的输出端上。通过共阴极端来选择

58、哪个数码管应该有效。当传送个位时，应该点亮右边的一个数码管，使其共阴极端为低电平；当传送来的数据为十位时，应该点亮左边的数码管，使其共阴极端为低电平。这样就需要有一个连续的脉冲信号，来交替选中两个数码管的共阴极。这个信号的频率应该与数据选择器的G1端信号频率一致，且相序正好相反。故这里使用一个74LS139二四译码器，把它当作一个一线到二线译码器来使用，把它的输入高位B接地，输入低位A接G1。当G1为0时，74LS139的Y0输出为0，选中个位的数码管，这时正好传送来的数是十进制数的个位；当G1为1时，74LS139的Y1输出为0，选中十位的数码管，这时正好传送来的数是十进制数的十位。这样就实

59、现了系统原来的设计要求。 2) 原理图设计与仿真 根据以上分析，在Proteus中画出系统的原理图及仿真结果分别如图3-45和图3-46所示。要注意数码管接线时放置了网络标号(a、b、c、d、e、f、g)，否则必须连接在一起。abcdefgabcdefg11ENG1MUX24357611910141213115U174LS157A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U274LS48A2Y04B3Y15Y26E1Y37U3:A74L据选择（30Hz）A0B0A1B1A2B2A3B3AB图3-45 Proteus

60、中系统原理图与仿真结果(一) 在图3-45中，把十进制数的个位A3、A2、A1、A0设为0100，十位B3、B2、B1、B0设为0111，即要传送一个为74的十进制数。从Proteus的信号源中取出DCLOCK连续脉冲信号，按如图3-46所示接在G1端，并双击得使用频率改为30(缺省为Hz)。图3-46 Proteus中时钟信号的拾取 按图接好电路，按仿真运行按钮，我们看到的是两个数同时显示，只是有闪烁，事实上，同一时间只有一个数码管在显示。显示完个位，显示十位，如图3-45和图3-47所示，这样交替进行，因为频率是30Hz，因此每秒钟交替显示30次。abcdefgabcdefg11ENG1MUX24357611910141213115U174LS157A7QA13B1QB12C