第六章时序逻辑电路(2)

1、第六章 时序逻辑电路（2）6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路 在数字电路中，用来存放二进制数据或代码的电在数字电路中，用来存放二进制数据或代码的电路称为路称为寄存器寄存器。 寄存器寄存器是由具有存储功能的触发器组合起来构成是由具有存储功能的触发器组合起来构成的。一个触发器可以存储的。一个触发器可以存储1位二进制代码，存放位二进制代码，存放n位二位二进制代码的寄存器，需用进制代码的寄存器，需用n个触发器来构成。个触发器来构成。 按照功能的不同，可将寄存器分为按照功能的不同，可将寄存器分为基本寄存器和基本寄存器和移位寄存器移位寄存器两大类。基本寄存器只能并行送入数据，两大

2、类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。分灵活，用途也很广。6.5.1 寄存器和移位寄存器寄存器和移位寄存器1 1 基本寄存器基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF2

3、1DC1Q3 Q3D3FF3CP无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：012310111213DDDDQQQQnnnn6.5.1 寄存器和移位寄存器寄存器和移位寄存器 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位CMOS寄存器74HC/HCT37411111101118位CMOS寄存器74LV374高阻HHH高阻LLH存入数据，禁止输出HHL对应内部触发器的状态LLL存入和读出数据Q0Q7DNCP输出内部触发器输 入工

4、作模式OE1nNQ移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器2 移位寄存器移位寄存器2 移位寄存器移位寄存器把若干个触发器串接起来，就可以构成一个把若干个触发器串接起来，就可以构成一个移位寄存器。移位寄存器。 R R R R 1D 1D 1D 1D Q0 Q1 Q2 Q3 DI CR CP DO FF0 FF1 FF2 FF3 图图6.5.2串行数据串行数据输入端输入端串行数据串行数据输出端输出端并行数据输出端并行数据输出端(1) 单向移位寄

5、存器（串入单向移位寄存器（串入/串出、并出、右移）串出、并出、右移）2 移位寄存器移位寄存器 R R R R 1D 1D 1D 1D Q0 Q1 Q2 Q3 DI CR CP DO FF0 FF1 FF2 FF3 D2=Q1D1=Q0D3=Q2D0=DIQ0n+1=D Q1n+1 =Q0Q2n+1 =Q1Q3n+1 =Q2Qn+1=DD触发器的特性方程触发器的特性方程驱动方程：驱动方程：次态方程：次态方程：工作原理：工作原理：设设 DI = Q0Q1Q2Q3 = 1011 1 0 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 4个个CP后，输入端的数后，输入端的数据据

6、“1011”，串行送入寄存，串行送入寄存器，并行输出；再经过器，并行输出；再经过4个个CP，串行输出（数码移出，串行输出（数码移出寄存器）。寄存器）。FF0 FF1 FF2 FF3CR=01CP 后后 12CP 后后 13CP 后后 04CP 后后 1 R R R R 1D 1D 1D 1D Q0 Q1 Q2 Q3 DI CR CP DO FF0 FF1 FF2 FF3 1011图6.5.3 时序图D3 D2 D1 D0D3D3D3D3123456789D2D2D1D2D1D0D2D1D0D1D0D0 再经过4个CP后，从DI 端串行输入的数据从DO 端串行输出。 串入串入串出串出 从图中可看

7、出：经过4个CP作用后，从DI 端串行输入的数据从Q0 Q1 Q2 Q3并行输出。 串入串入并出并出工作波形：工作波形： DI Q0 Q1 Q2 Q3 单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点： （1 1）单向移位寄存器中的数码，在）单向移位寄存器中的数码，在CPCP脉冲操脉冲操作下，可以依次右移或左移。作下，可以依次右移或左移。 （2 2）n n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n n位二进制位二进制代码。代码。n n个个CPCP脉冲即可完成串行输入工作，此后可从脉冲即可完成串行输入工作，此后可从Q Q0 0Q Qn-n-1 1端获得并行的端获得并行的n

8、n位二进制数码，再用位二进制数码，再用n n个个CPCP脉脉冲又可实现串行输出操作。冲又可实现串行输出操作。 （3 3）若串行输入端状态为）若串行输入端状态为0 0，则，则n n个个CPCP脉冲后，脉冲后，寄存器便被清零。寄存器便被清零。 D0 FF0 D1 FF1 D2 FF2 D3 FF3 并并行行输输入入 并并行行输输出出 右右移移串串行行输输入入（DIR） 左左移移串串行行输输出出（DOL） 右右移移串串行行输输出出（DOR） 左左移移串串行行输输入入（DIL） Q0 Q1 Q2 Q3 多功能移位寄存器工作模式简图（1）工作原理高位移向低位-左移低位移向高位-右移(2) 双向移位寄存器

9、双向移位寄存器 1D C1 1D C1 FFm 0 1 3 2 1 0 MUX MUXm Dm1 Dm FFm1 1D C1 FFm+1 Dm+1 Dm CP S1 S0 Qm1 Qm Qm+1 实现多种功能双向移位寄存器的一种方案(仅以FFm为例)nmnmQQ11 nmnmQQ11 mnmDQ 1S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11nmnmQQ 1并入不变低位移向高位(2) 双向移位寄存器双向移位寄存器 & & & & FF0 FF1 1D 1D 1D 1D C1 C1 C1 C1 R R R R Q0 Q1 Q2 Q3 1 C

10、P CR DOL DSL DOR DSR S FF3 1 1 2011SR0QSQSDQSDSD SLDSQSDQSQSD 2331201QD SRDD 012QD 23QD 21QD 10QD 32QD SLQD 3S=1S=0右移右移左移左移还可实现串行输入还可实现串行输入/串行输出、串行输入串行输出、串行输入/并行输出。并行输出。 集成移位寄存器集成移位寄存器-74194控控 制制 信信 号号功功 能能S1S000保保 持持01右右 移移 10左左 移移11并行输入并行输入4 4个并行输入端个并行输入端2 2个控制端个控制端4 4个并行输出端个并行输出端表表6.5.4 74194功能表功

11、能表 LLH8LLHLH7HHHLH6LLLHH5并入并出并入并出HHLHH4ABCDABCDHHH3保持保持H(L)H2LLLLL1ABCD右移右移DSR左移左移DSLS0S1QAQBQCQD并行输入并行输入时钟脉时钟脉冲冲CP串行输入串行输入控制信号控制信号输输 出出输输 入入清清零零RD序序号号QCnQBnQAnQDnQCnQBnQDnQCnnBQQDnQCnQBnQAnQCnQBnnAQnCQQBnQAnQDn说说 明明异步清异步清0左移左移1左移左移0右移右移0右移右移1保持保持用两片用两片74LS194A接成接成8位双向移位寄存器位双向移位寄存器:DIRD0D1D2D3DIL74L

12、S194Q0Q1Q2Q3S1S0CPRDDIRD0D1D2D3DIL74LS194Q0Q1Q2Q3S1S0CPRDS1S0 右右移移串串行行输输入入 左左移移串串行行输输入入CPRD3 应用应用例1 完成算术运算左移一位，左移一位，0010 0100，相当于相当于2; 左移两位左移两位 1000，相当于相当于4 ; 同理，右移一位相当于同理，右移一位相当于2用左移、右移实现用左移、右移实现2，2运算。运算。如如 (0010) 2 = 210例2 时序脉冲产生器。电路如图所示。画出 Q0-Q3波形，分析逻辑功能。启动启动解：解：开始启动，信号为开始启动，信号为0，S1=1此时此时S0=1，则，则

13、194工作在工作在“并并入并出入并出”状态，状态，Q0-Q3=0111 启动信号撤除后为启动信号撤除后为1，所以所以S1S0=01，则，则194工作工作在在“右移右移”状态。状态。DSR=Q3，故循环移位。因为故循环移位。因为Q0-Q3总总有一个为有一个为0， S1一直为一直为0，不断右移。不断右移。&CPQ0 Q1Q2 Q3S1S0CRDSR74194D0D1D2D3110 1 1 10 1 1 1绘出波形图如下： C P Q0 Q1 Q2 1 2 3 4 Q3 由波形图可知，寄存器按固定的时序，输出低电平脉冲，由波形图可知，寄存器按固定的时序，输出低电平脉冲，所以称为时序脉冲产生器

14、。其一个周期为四个脉冲，也所以称为时序脉冲产生器。其一个周期为四个脉冲，也称四相时序脉冲产生器。称四相时序脉冲产生器。01111011110111100111计数器的分类计数器的分类同步同步按数值增按数值增减趋势减趋势加计数器加计数器 Up Counter减计数器减计数器 Down Counter可逆计数器可逆计数器 Up/Down Counter按按FF状态状态更新时刻更新时刻异步异步-所有所有FF的状态同时更新，共用一个的状态同时更新，共用一个CP-所有所有FF的状态不同时更新，不共用一个的状态不同时更新，不共用一个CP按状态变按状态变量使用的量使用的编码编码二进制计数器二进制计数器 Bi

15、nary二二-十进制计数器十进制计数器 BCDN进制计数器进制计数器 Another6.5.2 计数器计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。6.5.2 计数器计数器n0QD0 nQD11 1 二进制计数器二进制计数器 CR 1D 1D 1D C1 C1 C1 R R R Q0 Q1 Q2 CP FF0 FF1 FF2 nQD22 驱动方程驱动方程: :状态方程状态方程: :nnQQ010 nnQQ111 nnQQ212 (1) 二进制异步加计数器二进制异步加计数器(分析分析) 0 0 0 0 0 01 11 11 1 1 1 1 1 1 10 01 11 1 1 1 0 1

16、 1 01 10 01 1 1 0 1 1 0 10 00 01 1 1 0 0 1 0 0 1 11 10 0 0 1 1 0 1 10 01 10 0 0 1 0 0 1 01 10 00 0 0 0 1 0 0 1 0 00 00 0次态次态现现 态态n0Qn2Qn1Q1 n0Q1 n2Q1 n1Q状态转换表状态转换表nnQQ010 nnQQ111 nnQQ212 状态转换图状态转换图 Q0 Q1 Q2 000 001 010 011 100 101 110 111 (1) 二进制异步加计数器二进制异步加计数器(CP由由01时，此式有效时，此式有效)(Q0由由10时，此式有效时，此式有效

17、)(Q1由由10时，此式有效时，此式有效)(1) 二进制异步加计数器二进制异步加计数器(分析分析)CPCPQ Q0 0Q Q1 1Q Q2 21t1tpdpd2t2tpdpd3t3tpdpd时序图时序图说明说明: : 计数脉冲的最小周期计数脉冲的最小周期 Tmin= ntpd。 2 24 48 8CPQff210 CPQff411 CPQff812 计数器也可作为分频器计数器也可作为分频器。 异步计数器工作速度慢异步计数器工作速度慢。 C1 1J 1K 1 Q0 & Q0 C1 1J 1K Q1 Q1 & C1 1J 1K Q2 Q2 CP C FF0 FF1 FF2 (2)

18、二进制同步加计数器二进制同步加计数器(分析分析) 为了提高计数速度，我们将CP脉冲同时接到全部FF，使FF的状态变换与CP脉冲同步。这种方式的计数器称为同步计数器。 同步二进制加计数器同步二进制加计数器 C1 1J 1K 1 Q0 & Q0 C1 1J 1K Q1 Q1 & C1 1J 1K Q2 Q2 CP C FF0 FF1 FF2 nnn012201100QQKJQKJ1KJ nnnnnnnnnnnnnnn012021212010111010QQQQQQQQQQQQQQQ驱动方程驱动方程: :状态方程状态方程: :输出方程输出方程: :C=Q2nQ1nQ0n(2) 二进制

19、同步加计数器二进制同步加计数器(分析分析)计数计数顺序顺序 电路状态电路状态 Q2 Q1 Q0进位进位C0 000001 100102 201003 301104 410005 510106 611007 711118 80000状态转换表状态转换表 nnnnnnnnnnnnnnn012021212010111010QQQQQQQQQQQQQQQC=Q2nQ1nQ0n(2) 二进制同步加计数器二进制同步加计数器(分析分析)状态转换图状态转换图 000 001 010 011 111 110 101 100 Q2Q1 Q0 /0 /0 /0 /0 /0 /1 /0 /0 时序图时序图 C P 1

20、 5 3 4 2 6 t Q0 t Q1 t Q2 t C t 7 8 C P t Q0 t Q1 t Q2 t C t 0 0 0 1 0 0 1 0 0 C P t Q0 t Q1 t Q2 t C t 电路完成的功能：电路完成的功能： 此电路为此电路为8进制计数器。进制计数器。1. 3个触发器受同一个时钟信号个触发器受同一个时钟信号CP的控制，的控制，3个触发器个触发器的翻转是同时进行的，都比的翻转是同时进行的，都比CP的作用时间滞后一个的作用时间滞后一个tpd，因此，其工作速度一般比异步计数器的高。因此，其工作速度一般比异步计数器的高。(2) 二进制同步加计数器二进制同步加计数器(分析

21、分析) C P 1 5 3 4 2 6 t Q0 t Q1 t Q2 t C t 7 8 1 tp d (3)集成计数器集成计数器74161（ 4位二进制同步加计数器）位二进制同步加计数器） 74161的功能的功能 CP A B C D ET EP QA QB QC QD RCO 74161 LD RD RCO=ETQAQBQCQD 74161逻辑功能表逻辑功能表保保 持持A B C DDCBALHLQA QBQCQDDCBACPETEPLDRD输输 出出预置数据预置数据输入输入时钟时钟使能使能预置预置L L L LX X X XLHH保保 持持X X X XLXHH计计 数数X X X XH

22、HHH清零清零异步清零异步清零同步并行预置数据同步并行预置数据保持原有状态不变保持原有状态不变计数计数QDQCQBQA0QDQCQBQADCBAQDQCQBQA QDQCQBQACP每来一个上升沿，计数器的值增每来一个上升沿，计数器的值增1。4 4位同步二进制计数器位同步二进制计数器7416174161的逻辑图的逻辑图74161为中规模集成的为中规模集成的4位同步二进制计数器位同步二进制计数器具有二进制加法计数具有二进制加法计数功能之外功能之外,还具有预置还具有预置数、保持和异步置零数、保持和异步置零等附加功能。异步置等附加功能。异步置零即只要零即只要RD出现低电出现低电平，触发器立即被置平，

23、触发器立即被置零，不受零，不受CP的控制。的控制。74161的时序图的时序图 RD LD A B C D CP EP ET QA QB QC QD RCO 计计数数 保保持持 异异步步清清零零 同同步步预预置置 例例6.5.1 用用74HCT161组成组成256进制计数器。进制计数器。解：解： 因为因为1片片74HCT161只能构成只能构成16进制计数器，而进制计数器，而256 = 1616，所以要用两片所以要用两片74HCT161才能构成此计数器。才能构成此计数器。先将两片先将两片74HCT161均接成十六进制计数器，然后将两片均接成十六进制计数器，然后将两片级联起来，让两个芯片协同工作即可

24、。级联起来，让两个芯片协同工作即可。片与片之间的连接通常有两种方式：片与片之间的连接通常有两种方式：并行进位并行进位 (低位片的进位信号作为高位片的使能信号低位片的进位信号作为高位片的使能信号)串行进位串行进位 (低位片的进位信号作为高位片的时钟脉冲，即异步计数方式低位片的进位信号作为高位片的时钟脉冲，即异步计数方式) 解题分析解题分析 74161的应用的应用1 CP A B C D ET EP QA QB QC QD RCO 74161(A) 1 CP1 1 1 1 CP A B C D ET EP QA QB QC QD RCO 74161(B) 1 1 1 1 RD LD LD RD N

25、 = 16N = 1616=256 16=256 计数状态计数状态 : 0000 0000 : 0000 0000 1111 11111111 1111串行进位：串行进位：低位片的低位片的进位作为进位作为高位片的高位片的时钟时钟 RD LD CP A B C D ET EP QA QB QC QD RCO 74161(B) 1 1 1 1 RD LD CP A B C D ET EP QA QB QC QD RCO 1 1 74161(A) CPCP并行进位：并行进位：低位片的低位片的进位作为进位作为高位片的高位片的使能使能 异步十进制计数器异步十进制计数器74LS290 S R 1J 1K

26、1J 1K 1J 1K R R R S 1J 1K & & & QA Q0 Q2 Q1 Q3 CP0 CP1 R0(1) R0(2) R9(1) R9(2) 1. 74LS290的功能的功能时钟时钟输输入端入端直接置直接置9 9端端直接清直接清零端零端输出端输出端2 非二进制计数器非二进制计数器 S R 1J 1K 1J 1K 1J 1K R R R S 1J 1K & & & QA Q0 Q2 Q1 Q3 CP0 CP1 R0(1) R0(2) R9(1) R9(2) 异步十进制计数器异步十进制计数器74LS290 1. 74LS290的功能的

27、功能二进制计数器二进制计数器 CP0 Q0 五进制计数器五进制计数器CP1 Q3 Q2 Q1 008421BCD码十进制计数器码十进制计数器CP0 Q3 Q2 Q1 Q0 2基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出二进制计数器 计数顺序计数器状态CP0Q00011202基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出五进制计数器 计数顺序计数器状态CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 02基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0

28、输入 8421BCD码十进制计数器 计数计 数 器 状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制2基本工作方式 （4） 5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 5421BCD码十进制计数器 计数计 数 器 状 态顺序Q0 Q3 Q2 Q100 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1

29、0 0100 0 0 0五进制二进制 异步十进制计数器异步十进制计数器74LS290 74LS290的功能表的功能表计计 数数LL计计 数数LL计计 数数LL计计 数数LLHLLHHHLLLLLHHLLLLLHHQ3Q2Q1Q0CPR9(2)R9(1)R0(2)R0(1)输输 出出时钟时钟置位输入置位输入复位输入复位输入在计数或清零时，均要求在计数或清零时，均要求R9(1)和和R9(2)中至少一个必须为中至少一个必须为0。只有在只有在R0(1)和和R0(2)同时为同时为1时，才能清零。时，才能清零。3 集成计数器集成计数器CP脉冲脉冲引入方式引入方式型号型号计数模式计数模式清零方式清零方式预置

30、数预置数方方 式式同步同步741614位二进制加法位二进制加法异步异步 (低电平低电平)同步同步74HC1614位二进制加法位二进制加法异步异步 (低电平低电平)同步同步74HCT1614位二进制加法位二进制加法异步异步 (低电平低电平)同步同步74LS191单时钟单时钟4位二进制可逆位二进制可逆无无异步异步74LS193双时钟双时钟4位二进制可逆位二进制可逆异步异步 (高电平高电平)异步异步74160十进制加法十进制加法异步异步 (低电平低电平)同步同步74LS190单时钟十进制可逆单时钟十进制可逆无无异步异步 几种常用的集成电路计数器，见下表。设法跳过设法跳过16 9=7个状态个状态 74

31、161 QA QB QC QD LD RCO RD A B C D ET EP CP 1 11 1CPCP& &1 1 0111 0000 0001 0010 0011 0100 0101 0110 1000 1001 QD QCQBQA 1000 例例6.5.2 用用74161构成九进制加计数器。构成九进制加计数器。（1）74161的应用的应用CPQA000001000120010.81000910011511110 DADQQR(1) (1) 利用异步清零引脚利用异步清零引脚(1) (1) 反馈清零法反馈清零法QBQCQD RCO ET EP 1 1 CP 1 RD A B

32、 C D CP QA QB QC QD 1 74161 LD 1000 0000 0001 0010 0111 0110 0101 0100 0011 QD QC QB QA 设法跳过设法跳过16 9=7个状态个状态 CPQDQCQA000001000120010.8100091001151111DQLD (2) 利用同步置数引脚利用同步置数引脚: 采用前九种状态采用前九种状态(2) 反馈置数法反馈置数法:例例6.5.2 用用74161构成九进制加计数器。构成九进制加计数器。QB (2) (2) 反馈置数法反馈置数法: :采用后九种状态采用后九种状态 1 RD QA QB QC QD CP 1

33、 1 A B C D LD ET EP CP RCO 1 1 1 1 1111 0111 1000 1001 1110 1101 1100 1011 1010 QD QC QB QA 0 LD1 ABCDQQQQETRCOCPQDQCQBQA000001000120010.701118100091001151111例例6.5.2 用用74161构成九进制加计数器。构成九进制加计数器。 CP Q0 Q1 Q2 Q3 1 1 1 0 1 1 1 0 12345678910波形图：波形图：分析下图所示的时序逻辑电路，试画出其状态图分析下图所示的时序逻辑电路，试画出其状态图和在和在CP脉冲作用下脉冲作

34、用下Q3、Q2、Q1、Q0的波形，并的波形，并指出计数器的模是多少？指出计数器的模是多少？ CP A B C D ET EP QA QB QD 74161 CP 1 & LD RD QC 0000 0001 0010 0011 0100 0101 1011 1010 1001 1000 0111 0110 Q3Q2 Q1Q0 0 ABDQQQLDM=12M=12 *例例 用集成计数器构成任意进制计数器小结用集成计数器构成任意进制计数器小结 N M 的情况的情况（1 1）串行进位方式：）串行进位方式：（2 2）并行进位方式：）并行进位方式：-采用多片采用多片M进制计数器构成。进制计数器构

35、成。按芯片连接方式可分为：按芯片连接方式可分为：构成异步计数器构成同步计数器（2）74LS290的应用的应用例例6.5.3 用两片用两片74LS290组成二十四进制计数器。组成二十四进制计数器。 QA QB QC QD 74LS290(1) CP 1 CPB R9(1) R9(2) R0(1) R0(2) Q0 Q1 Q2 Q3 CPA QA QB QC QD 74LS290(2) R9(1)A R9(2)B R0(1)A R0(2) Q4 Q5 Q6 Q7 CPB CPA 0 0 1 0 0 1 0 0 计数状态计数状态: 0000 0000 : 0000 0000 0010 0011(00

36、100010 0011(0010 0100)0100)0 0 0 0 0 0 0 0 整体反馈清零方式整体反馈清零方式1 1、基本环形计数器、基本环形计数器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即将FFn-1的输出Qn-1接到FF0的输入端D0。根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q端，将轮流地出现矩形脉冲。4 环形计数器环形计

37、数器FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3& 1111 0000100001001001 1110011100110001001001011011 110001101101排列顺序： nnnnQQQQ3210能自启动的能自启动的4位环形计数器位环形计数器2 2、扭环形计数器、扭环形计数器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即将FFn-1的输出Qn-1接到FF0的输入端D0。0100101011010110 无效循环 10010010010110110000100011001110 有效循环 0001001101111111排列顺序： nnnnQQQQ3210能自启动的能自启动的4位扭环形计数器位扭环形计数器FF0 FF1 FF2 FF3Q0