电子技术课程设计自动报时数字钟

1、电子技术课程设计自动报时数字钟学院:专业、班级:姓名:学号:同组者： 指导老师: 目      录 一课程设计的基本任务1二课程设计的基本要求1三总体框图1四选择器件2五设计课题中部分单元电路的原理说明6六功能模块.10七总电路图.13自动报时数字钟一、 设计任务与要求1. 用数字显示时,分,秒.12小时循环一次2. 可以在任意时刻校准时间,只用一只按扭开关实现,要求可靠方便.3. 能以音响自动正点报时,12小时循环一次.要求第一响为正点,以后每隔一秒或半秒响一下,几点钟就响几声.4. 秒信号不必考虑时间精度,可利用实验仪上所提供的连

2、续脉冲(方波)二、 总体框图本数字钟包括振荡电路、分频电路、计数电路、译码电路、显示器。系统采用了555定时器来实现振荡，再通过由74ls290异步清零同步预置四位二进制递增计数器组成的分频电路产生1hz的矩形脉冲波。计数功能全部用74ls290集成电路实现，分为60进制计数和12进制计数。与非门则采用四二输入与非门74ls00集成电路。译码电路用7段显示译码器7448集成电路来实现。1. 秒脉冲发生器秒脉冲发生器是数字钟的核心部分，他的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1赫兹的秒脉冲。如晶振为32768赫兹，通过15次二分频后可获得1赫兹的脉冲输出。

3、2计数译码显示秒分时分别为60，60和12进制计数器。秒分为六十进制，即显示0059，它们的个位为十进制，十位为六进制。时为十二进制计数器，显示为0011，个位仍为十进制，而十位为一进制，但当十进位计到1，而个位计到2时清零，就为十二进制了。所有计数器的译码显示采用bcd七段译码器，显示器采用共阴或共阳的显示器。3.校正电路在刚刚开机接通电源时，由于秒分时为任意值，所以，要进行调整。置开关在手动位置，分别对其进行单独计数，计数脉冲由单次脉冲或联系脉冲输入。4. 整点报时电路当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。既当分为59时，则秒在计数计到54时，输出一延时高电平，

4、直至秒计数器计到58时，结束这高电平脉冲去打开低音与门，使报时声按500赫兹频率鸣叫5声，而秒计到59时，则去驱动高音1k赫兹频率输出而鸣叫1声。三、 选择器件1. 时、分、秒计数器   .六十进制计数器    可以由两块中规模集成计数器构成,一块组成十进制，另一块组成六进制，组合起来就构成六十进制计数器。  .十二进制计数器    用脉冲反馈法。由两片中规模集成计数器（或一片中规模集成计数器、一片小规模集成触发器）构成，低位仍构成十进制计数器，当高位出现0001状态，低位为0011状态，即计到

5、第13个来自“分”计数器的进位信号时，通过外加的控制电路输出一个信号（注意：该信号的电平应视计数器的功能而定，有时需高电平，有时需低电平），将“时”计数器的十位计数器强制置为0000状态，同时，将“时”的个位计数器强制置为0001状态，从而实现从1201的十二进制计数。时、分、秒的电路，我们用74ls290来实现。2. 译码显示电路 选用器件时应当注意译码器和显示器件的相互配合。一是驱动功率要足够大，二是逻辑电平要匹配。采用共阴型的led数码管作显示器件时，则应采用“译中”为高电平的译码电路，且因数码管工作电流较大，不能用普通ttl译码器，应选用功率门或oc门。可以使用显示译码器为74ls49

6、、74ls249。 对于“时”十位的译码显示，在设计时应注意：一是在显示1点至9点时，“时”的十位均是0，此时应使“时”十位上的“0”熄灭而不显示；二是“时”的十位实际上只是显示“0”（熄灭）和“1”（亮）良种状态，此时可以考虑不用七段显示译码电路，这样可以节省一快中规模集成电路，但必须另设计电路以驱动led数码管，该驱动电路必须考虑驱动能力和电平匹配的问题。所以我们选用了七段译码显示。3. 555 定时器555 定时器真值表 555定时器功能表输入输出th（ui1）（ui2）uovtd状态0××低导通1<vcc<vcc高截止1<vcc>vcc不变不

7、变1>vcc>vcc低导通555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 cmos 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5v16v 工作，7555 可在 318v 工作，输出驱动电流约为 200ma，因而其输出可与 ttl、cmos 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方

8、面。555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 rs 触发器，一个放电管 t 及功率输出级。它提供两个基准电压vcc /3 和 2vcc /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 rs 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 a1 的反相输入端的电压为 2vcc /3，a2 的同相输入端的电压为vcc /3。若触发输入端 tr 的电压小于vcc /3，则比较器 a2 的输出为 1，可使 rs 触发器置 1，使输出端 out=1。如果

9、阈值输入端 th 的电压大于 2vcc/3，同时 tr 端的电压大于vcc /3，则 a1 的输出为 1，a2 的输出为 0，可将 rs 触发器置 0，使输出为 0电平。四、设计课题中部分单元电路的原理说明1. 校对电路（1） 校对原理    在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。通常可以在整点时刻和利用电台或电视台的信号进行校准，也可以在其他时刻利用别的时间标准进行校对。校对时间总是在我们选定的标准时间到来之前进行的，一般来说，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，应将秒计数器清零，时钟暂停

10、计数，处于等待启动阶段；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，在设计校对电路时，应能方便、可靠地实现这四个阶段所要求的功能。必须注意，增加校对电路不能影响时钟的正常计时。（2） 两种校时方案    利用与或门，原理见图一。    当q=1,q=0，输入的预置信号可以传到时计数器的cp端，进行校时工作；而分进位信号被封锁。2. 自动报时原理     经过分析我们知道，要实现整点自动报时，应当在产生

11、分进位信号（整点到）时，响第一声，但究竟响几下，则要由时计数的状态来确定。由于时计数器为12进制，报时要求12小时循环一次，所以需要一个12进制计数器来计响声的次数，由分进位信号来控制报时的开始，每响一次让响声计数器计一个数，将小时计数器与响声计数器的状态进行比较，当它们的状态相同时，比较电路则发出停止报时的信号。图五所示为以上自动报时原理的方框图。   当时钟计数器计到2点正时，应发出两声报时。从波形可以看出，当分进位信号产生负脉冲时，触发器被置为1状态，q=1，在vk的控制下，响一秒、停一秒。由于此时的小时计数器的状态为“2“，当响了第二声之后，响声计数器也计

12、到“2”的状态，经电路比较后，输出一负脉冲信号加至rs触发器的控制端，使rs触发器变为0状态，即q=0，停止报时。   几种自动报时方案比较（1）直接利用小时计数器输出状态与响声计数器的状态加以比较，来控制音响电路。由于小时计数器是由十位和个位计数器组成，且十位计数器为二进制计数器，个位计数器为十进制计数器，其输出状态为五位二进制数，因此这时响声计数器也应为与此相对应的五位二进制计数器（同样由十位和个位计数器构成），然后将其状态与时计数器的加以比较。如图七所示。（2）如果利用一块集成电路芯片构成四位十二进制的响声计数器。那么在小时计数器与响声计数器的状态进行比较时，必须注意，这时的响声计数器为四位计数器，而小时计数器为五位计数器，两者不能直接加以比较，应先将五位的小时计数器的状态转换为相应的四位状态，然后再与响声计数器的状态相比较。如图八所示。    （3）响声计数器采用减法计数器。当分进位信号到来的同