数电第三章逻辑门电路TTL

1、教学目标：教学目标： 掌握门电路的基本概念；理解二极管门电路、掌握门电路的基本概念；理解二极管门电路、三极管反相器、三极管反相器、CMOSCMOS门电路和门电路和TTLTTL门电路的结构、门电路的结构、工作原理；工作原理； 第三章第三章 逻辑门电路逻辑门电路重点：重点： 门电路的基本概念；集成门电路的技术参数门电路的基本概念；集成门电路的技术参数及其使用方法及其使用方法难点：难点： TTLTTL门电路的结构、工作原理；门电路的结构、工作原理；3.1 3.1 二极管、三极管和二极管、三极管和MOSMOS管的开关等效电路管的开关等效电路一、一、二极管开关等效电路二极管开关等效电路开关断开开关断开当

2、当UaUbUaUb时时, ,D D截止截止ab开关开关闭合闭合当当UaUbUaUb时，时，D导通导通ababDP4 IF 0.5 0.7iD(mA) uD(V)伏安特性UBR0（理想情况下二极管导通电压（理想情况下二极管导通电压UD=0）Q2ui iB e Rb biC (mA) 直流负载线 VCC Rc 0+VCCiC uo工作原理电路输出特性曲线80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)输入特性曲线iB(A)Q1Q Rc c饱和区截止区放大区1、三极管导通时、三极管导通时VuuBEBE0V7 . 0，理想条件下2、三极管工作饱和电压、三极管

3、工作饱和电压UCES0.3V0V二、二、 三极管电路三极管电路3、三极管截止时、三极管截止时iB0, iC0,4 4、 三极管开关等效电路（理想情况下）三极管开关等效电路（理想情况下）当当U Ub b为高电平为高电平U UIHIH时，时，T T饱和饱和开关开关闭合闭合cbecbe当当U Ub b为低电平为低电平U UILIL时，时，T T截止截止开关开关断开断开cbe 3.2 TTL集成门电路集成门电路一.一.TTL与非门的电路组成与非门的电路组成 (Transistor- Transistor-Logic)与分离元件电路相比，集成电路具与分离元件电路相比，集成电路具有体积小、可靠性高、速度快

4、的特点，有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广而且输入、输出电平匹配，所以早已广泛采用。泛采用。P39TTL与非门的内部结构与非门的内部结构输入级输入级中间级中间级输出级输出级T1 1等效电路等效电路BAC+VRPCC（+5V）PPPNNNN+V13（+5V）CCABCTb1R1TTL与非门的内部结构与非门的内部结构(1) 输入级输入级LAB+VDD3k（+5V）RCC21与门与门输入级由多发射极管输入级由多发射极管T1和电阻和电阻R1组成。其作用：组成。其作用：从逻辑功能上看，是对输入变从逻辑功能上看，是对输入变量量A、B、C实现逻辑与实现逻辑与.提高门电路工作

5、速度。提高门电路工作速度。(2) (2) 中间级中间级 中间级由中间级由T T2 2、 R R2 2和和R R3 3组成。组成。T T2 2的集电极和发射极输出的集电极和发射极输出两个相位相反的信号。两个相位相反的信号。 作用：作用：使使T T3 3和和T T4 4、D D轮流导通。轮流导通。(3) (3) 输出级输出级 输出级由输出级由T T3 3、T T4 4、T TD D和和R R4 4组成，这种电路形式称为推拉组成，这种电路形式称为推拉式电路。式电路。 作用：提高门电路带负载能力。作用：提高门电路带负载能力。一、电路组成一、电路组成(1) (1) 输入级输入级 输入级由多发射极管输入级

6、由多发射极管T T1 1和电阻和电阻R1R1组成。其作用：组成。其作用：从逻辑功能上看，是对输入变量从逻辑功能上看，是对输入变量A A、B B、C C实现逻辑与实现逻辑与. .提高门电路工作速度。提高门电路工作速度。因为，当因为，当T2截止时，截止时，T T1 1深度饱和，瞬间产生一个很大的电流深度饱和，瞬间产生一个很大的电流i ic c1 1。而而i ic c1 1又恰好是又恰好是T2的基极反向驱动电流，的基极反向驱动电流，T T1 1对对T2的抽流作用，的抽流作用，使使T2在饱和时积累的基区存贮电荷迅速消散，在饱和时积累的基区存贮电荷迅速消散，从而加快了从而加快了T2由饱和变为截止的速度。

7、由饱和变为截止的速度。(2) (2) 中间级中间级 中间级由中间级由T T2 2、 R R2 2和和R R3 3组成。组成。T T2 2的集电极和发射极输出的集电极和发射极输出两个相位相反的信号。两个相位相反的信号。 作用：作用：使使T T3 3、T T4 4和和T T5 5轮流导通。轮流导通。(3) (3) 输出级输出级 输出级由输出级由T T3 3、T T4 4、T T5 5和和R R4 4、R R5 5组成，这种电路形式称组成，这种电路形式称为推拉式电路。为推拉式电路。 作用：提高门电路带负载能力。作用：提高门电路带负载能力。因为，当因为，当T T4 4截止时，截止时，T T5 5饱和，

8、允许输出端灌入较大负载电流。当饱和，允许输出端灌入较大负载电流。当T T5 5截止时，截止时，T T3 3、T T4 4组成射极输出器，射极输出器的输出阻抗低，带负载能组成射极输出器，射极输出器的输出阻抗低，带负载能力强，负载拉电流大。力强，负载拉电流大。3.6V0.3VVcc 二、工作原理二、工作原理1、任一输入为低电平（、任一输入为低电平（0.3V）时时输出为高电平：输出为高电平：Vo=VVo=VOHOHVVCCCCV VBE3BE3V VBE4BE4 = 5= 50.70.70.7 = 3.6V0.7 = 3.6V。1V约5VV0=3.6V截止截止截止截止导通导通输入有低电平（输入有低电

9、平（“0 0”）输出为高电平（输出为高电平（“1 1”）ABCF RLiL拉电流拉电流T1T1特殊饱和特殊饱和（因（因icic1 1=0=0）3.6VVccC22、输入全为高电平（、输入全为高电平（3.6V）时时T2T2、T5 T5 饱和饱和, ,T1T1的基极电位被钳在的基极电位被钳在V VB1B1= V= VBC1BC1+ V+ VBE2BE2+ V+ VBE5BE5=0.7V+ 0.7V+ 0.7V =2.1V=0.7V+ 0.7V+ 0.7V =2.1VT T2 2的的V VC2C2=V=VCES2CES2+V+VBE5BE5=0.3V+0.7V=1V,=0.3V+0.7V=1V,可以

10、使可以使T3T3导通，导通，但但T4T4不能导通。不能导通。输出为低电平输出为低电平: :V VO O=V=VOLOL=V=VCE5CE50.3 V0.3 V， 2.1V1V1V饱和饱和饱和饱和截止截止ABCF 0.3V输入全为高电平输入全为高电平( (“1 1”) )，输出为低电平输出为低电平( (“0 0”) )”2、输入全为高电平（、输入全为高电平（3.6V）时时RLiL+5VFR2R13kT2R3T1T5b1c1ABC“1”饱和饱和Vo=0.3VABCF 2.1V1V1V灌电流灌电流1、电压传输特性、电压传输特性三、三、TTL与非门的特性和技术参数与非门的特性和技术参数测试电路测试电路

11、&+5VViV0RwV0(V)Vi(V)123VOH(3.6V)VOL(0.3V)传输特性曲线传输特性曲线V0(V)Vi(V)123VOH“1”VOL阈值阈值VT=1.4V理想的传输特性理想的传输特性输出高电平输出高电平输出低电平输出低电平“0”（1）、输出高电平）、输出高电平VOH、输出低电平输出低电平VOL VOH 2.4V VOL 0.4V 便认为合格。便认为合格。 典型值典型值VOH=3.6V VOL 0.3V 。 （2）、阈值电压）、阈值电压VTViVT时，认为时，认为Vi是高电平。是高电平。VT=1.4V2、主要参数、主要参数（2 2）关门电平）关门电平V VOFFOFF和

12、开门电平和开门电平V VONON 由于器件制造的差异，输出高电平、输入低电由于器件制造的差异，输出高电平、输入低电平都略有差异，通常规定平都略有差异，通常规定TTLTTL与非门输出高电平与非门输出高电平V VOHOH=3V=3V和输出低电平和输出低电平V VOLOL=0.35V=0.35V为额定逻辑高、低为额定逻辑高、低电平电平. .，在保证输出为额定高电平（，在保证输出为额定高电平（3 3V V）的的90%90%（2.72.7V V）的条件下，允许的输入低电平的最大值，的条件下，允许的输入低电平的最大值，称为关门电平称为关门电平V VOFFOFF。通常通常V VOFFOFF1V,1V,一般产

13、品要求一般产品要求V VOFFOFF0.8 V0.8 V。 在保证输出额定低电平在保证输出额定低电平(0.35(0.35V)V)的条件下，允许的条件下，允许输入高电平的最小值，输入高电平的最小值，称为开门电平称为开门电平V VONON。通常通常V VONON 1.4V1.4V，一般产品要求一般产品要求V VONON 1.8 V 1.8 V。 （3 3） 噪声容限噪声容限VNLVNL、VNHVNH在实际应用中，由于外界干扰、电源波动等原因，在实际应用中，由于外界干扰、电源波动等原因，可能使输入电平可能使输入电平V Vi i偏离规定值。为了保证电路可偏离规定值。为了保证电路可靠工作，应对干扰的幅度

14、有一定限制，称为噪声靠工作，应对干扰的幅度有一定限制，称为噪声容限。它是用来说明门电路抗干扰能力的参数。容限。它是用来说明门电路抗干扰能力的参数。低电平噪声容限低电平噪声容限是指在保证输出为高电平的前提下，是指在保证输出为高电平的前提下，允许叠加在输入低电平允许叠加在输入低电平VILVIL上的最大正向干扰上的最大正向干扰（或噪声）电压。（或噪声）电压。低电平噪声容限用低电平噪声容限用VNLVNL表示：表示： VNL = VOFFVNL = VOFFVILVIL。高电平噪声容限：高电平噪声容限：是指在保证输出为低电平的前提下，允许是指在保证输出为低电平的前提下，允许叠加在输入高电平叠加在输入高电

15、平VIH上的最大负向干扰上的最大负向干扰（或噪声）电压。（或噪声）电压。高电平噪声容限用高电平噪声容限用VNH表示：表示： VNH = VIHVON。很显然，很显然，VNL和和VNH越大，越大，电路的抗干扰能力越强。电路的抗干扰能力越强。低低电平噪声容限电平噪声容限 V VNLNL = V = V0FF0FFV VILIL高电平噪声容限高电平噪声容限 V VNHNH = V = VIHIHV VONONVi(V)V0(V)(0.3V)VOH0.9 VOHVOL(0.3V)VILVIHVNLVNH关门电平关门电平V VOFFOFF开门电平开门电平V VONON3.6V3.6V(4).输入低电平电

16、流输入低电平电流IIL和输入高电平电流和输入高电平电流IHL(5)、扇出系、扇出系-为门电路输出驱动同类门的个数为门电路输出驱动同类门的个数(前级输出为前级输出为 高电平时高电平时)后级后级例如：例如：+5VR4R2R5T3T4T1前级前级T1T1IiH1IiH3IiH2IOH+5VR2R13kT2R3T1T5b1c1前级前级IOLIiL1IiL2IiL3前级输出为前级输出为 低电平时低电平时后级后级输出低电平时，流入前级的电流（灌电流）：输出低电平时，流入前级的电流（灌电流）： 2iL1iLOLIII输出高电平时，流出前级的电流（拉电流）：输出高电平时，流出前级的电流（拉电流）： 2iH1i

17、HOHIII与非门的扇出系数一般是与非门的扇出系数一般是10。(6)、平均传输时间、平均传输时间tViotVoo50%50%tpd1tpd2平均传输时间平均传输时间)tt (21t2pd1pdpd (7).(7).关门电阻关门电阻R ROFFOFF和开门电阻和开门电阻R RONON关门电阻关门电阻R ROFFOFF是保证是保证V VO O = 0.9= 0.9V VOHOH的条件下，允许的最的条件下，允许的最大值大值, ,一般一般R ROFFOFF约约0.70.7K K。开门电阻开门电阻R RONON是保证是保证V VO O = 0.3= 0.3V V的条件下，允许的最的条件下，允许的最小值小

18、值, ,一般一般R RONON约约2 2K K。R较小时较小时ViUT时时, 沟道加厚，沟道电阻减少，沟道加厚，沟道电阻减少，在相同在相同UDS的作的作用下，用下，ID将进一步增加将进一步增加开始无导电沟道，当在开始无导电沟道，当在UGS UT时才形成沟道时才形成沟道,这种类型的管子称为这种类型的管子称为增强型增强型MOS管管当当UGS=UT时时, 在在P型衬底表面形成型衬底表面形成一层一层电子层电子层，形成，形成N型导电沟道，型导电沟道，在在UDS的作用下形成的作用下形成ID。1.1.转移特性曲线转移特性曲线UDSUGS-UTUGS(V)ID(mA)U UDSDS一定时，一定时，U UGSG

19、S对漏对漏极电流极电流I ID D的控制关的控制关系曲线系曲线I ID D= =f f( (U UGSGS) ) U UDSDS=C =C UTUGS UT MOSMOS管导通管导通UGS UT MOSMOS管截止管截止UGS UT MOSMOS管截止管截止NMOSPMOS2. 恒流区恒流区： 该区内，该区内，UGS一定，一定，ID基本不随基本不随UDS变化而变变化而变4.击穿区击穿区： UDS 增加到某一值时，增加到某一值时，ID开始剧增而出现击穿。开始剧增而出现击穿。 SectUGS=6VUGS=4VUGS=5VUGS=3VUGS=UT=3VUGS(V)ID(mA)截止区截止区3.截止区截

20、止区UGS -UT-UT时时, , TPTP截止：截止：（等效开关（等效开关图同上）图同上）1 1、NM OS OS 管开关等效电路管开关等效电路当当U UGSGSUT时时, TNTN导通：导通： ，当当U UGSGSUTUT时，时，TN TN 截止截止3.3.1CMOS3.3.1CMOS非门非门NMOS管管PMOS管管CMOS电路电路1 1电路组成电路组成VDDS2T2D2T1AFS1D1G1G2T1为为NMOS称驱动管，称驱动管，T2为为PMOS称为负载管。称为负载管。 两管特性相近，跨导相等且较大，两管特性相近，跨导相等且较大，导通电阻小。导通电阻小。 T1 和和T2栅极相连栅极相连作输

21、入端，漏极相连作输出端，作输入端，漏极相连作输出端，T1 源极接地，源极接地，T2 源极接源极接+UDD。 VDDS2T2D2T1AFS1D1G1G22.工作原理工作原理 设设U UDDDD =10V =10V ，T TN N的的U UTNTN = 2V = 2V，T TP P 的的U UTPTP = =2V2V。（1 1）当当u uA A=U=UILIL=0V=0V时，时，由于由于u uGS1GS1=0V=0V U UTNTN = 2V = 2V ，T TN N截止。截止。u uGS2GS210V10V U UTPTP = =2V2V，T TP P导通，导通，u uO O= U= UOHOH

22、UUDDDD =10V =10V u uA Au uY Y 0V10V（2 2）当当u uA A = U = UIHIH = U = UDDDD =10V=10V时，时， u uGS1GS1=10V=10V U UTNTN = 2V = 2V，T TN N导通，导通，u uGS2GS20V0V U UTPTP = =2V 2V ，T TP P截止，截止，u uY Y= U= UOLOL0V0V, ,实现反相器功能，实现反相器功能，即非门功能。即非门功能。A Y 0 1 1 0 AY uAuY 0V10V 0V 10V3. 3. CMOSCMOS门电门电压传输特性压传输特性CMOSCMOS非门电

23、压传输特性非门电压传输特性CMOSCMOS非门电流传输特性非门电流传输特性 CMOSCMOS反相器的传输特性接近理想开关特反相器的传输特性接近理想开关特性，性， 因而其噪声容限大，抗干扰能力强。因而其噪声容限大，抗干扰能力强。( (V VT T=(1/2)V=(1/2)VDD DD ) )三、三、CMOS与非门与非门TP2TP1TN2TN1VoVi1Vi2VDDTP2TP1TN2TN1VoVi1Vi2VDD任一输入端为低，设任一输入端为低，设Vi1=0Vi1=0VO=1断开断开导通导通TP2TP1TN2TN1VoVi1Vi2VDD输入全高，输入全高，VO=0Vi1=1Vi2=1导通导通断开断开

24、TN2TN1TP1TP2Vi1Vi2VDD2.5.4 CMOS或非门或非门TN2TN1TP1TP2Vi1Vi2VDD任一输入端为高，设任一输入端为高，设Vi1=1Vi1=1VO=0导通导通断开断开TN2TN1TP1TP2Vi1Vi2VDD输入端全为低输入端全为低VO=1Vi1=0Vi2=0导通导通断开断开（1 1）功耗低功耗低在静态时，在静态时，T1 T1 和和T T2 2 总有一个管子截止，因此静态电流总有一个管子截止，因此静态电流很小，即使动态功耗较大，但与双极型逻辑电路相比，很小，即使动态功耗较大，但与双极型逻辑电路相比，CMOSCMOS逻辑电路的功耗小的多。逻辑电路的功耗小的多。（2

25、2）电源电压范围宽电源电压范围宽工作电源工作电源UDDUDD允许变化的范围大，一般允许变化的范围大，一般3 31818V V均能工作。均能工作。（3 3）抗干扰能力强抗干扰能力强输入端噪声容限可达到输入端噪声容限可达到UDD/2 UDD/2 。4 4CMOSCMOS电路的优点电路的优点（5 5）带负载能力强带负载能力强 CMOS输入阻抗高，一般高达输入阻抗高，一般高达500500MM以上，以上，CMOS逻辑电路带同类门几乎不从前级取电逻辑电路带同类门几乎不从前级取电流，也不向前级灌电流。考虑到流，也不向前级灌电流。考虑到MOSMOS管存在输管存在输入电容，入电容，CMOS逻辑电路，可以带逻辑电

26、路，可以带5050个同类个同类门以上。门以上。 （4 4）逻辑摆幅大逻辑摆幅大U UOLOL0V0V，U UOHOHUUDDDD（7 7）成本低成本低CMOSCMOS集成度高，功耗小，电源供电线路简单，因此用集成度高，功耗小，电源供电线路简单，因此用CMOSCMOS集成电路制作的产品，成本低。集成电路制作的产品，成本低。 当前，当前，CMOSCMOS逻辑门电路，已成为与双极型逻辑电路逻辑门电路，已成为与双极型逻辑电路并驾齐驱的另一类集成电路，并且在大规模、超大规模并驾齐驱的另一类集成电路，并且在大规模、超大规模集成电路方面，已经超过了双极型逻辑电路的发展势头。集成电路方面，已经超过了双极型逻辑

27、电路的发展势头。 （6 6）集成度很高，温度稳定性好集成度很高，温度稳定性好功耗小，内部发热量少，集成度可以做得非常高。功耗小，内部发热量少，集成度可以做得非常高。又由于又由于CMOSCMOS是是NMOSNMOS和和PMOSPMOS管互补组成，当外界温度管互补组成，当外界温度变化时，有些参数可以互相补偿。变化时，有些参数可以互相补偿。3.4.1 3.4.1 TTLTTL集成电路使用中应注意的问题集成电路使用中应注意的问题1.1.电源电压（电源电压（CCCC）应满足在标准值应满足在标准值5 5V+10%V+10%的范围内。的范围内。2. 2. TTLTTL电路的输出端所接负载，不能超过规定的扇出

28、系数。电路的输出端所接负载，不能超过规定的扇出系数。 3. 3. TTLTTL门多余输入端的处理方法。门多余输入端的处理方法。 (1). (1). 与门和与非门与门和与非门 悬空悬空, , 相当于逻辑高电平，相当于逻辑高电平， 但通常情况下不这样处理，但通常情况下不这样处理， 以防止干扰的窜入以防止干扰的窜入; ; 接电源接电源, , 通过一个上拉电阻接至电源正端通过一个上拉电阻接至电源正端, , 或接标准高电平；或接标准高电平； 与其他信号输入端并接使用与其他信号输入端并接使用, , (2).(2).或门和或非门或门和或非门 接地接地, , . .通过一个电阻接至电源地通过一个电阻接至电源地

29、，或标准接低电平；或标准接低电平；. .与其他信号输入端并接使用，与其他信号输入端并接使用，3.4 .2. 3.4 .2. CMOSCMOS集成电路使用中应注意的问题集成电路使用中应注意的问题CMOSCMOS电路的输入端是绝缘栅极，具有很高的电路的输入端是绝缘栅极，具有很高的输入阻抗，很容易因静电感应而被击穿。，因此输入阻抗，很容易因静电感应而被击穿。，因此在使用在使用CMOSCMOS电路时应遵守下列保护措施：电路时应遵守下列保护措施： （1 1） 组装调测时，所用仪器、仪表、组装调测时，所用仪器、仪表、 电路电路箱板等都必须可靠接地箱板等都必须可靠接地; ; （2 2） 焊接时，采用内热式电

30、烙铁，功率不焊接时，采用内热式电烙铁，功率不宜过大，烙铁必须要有外接地线，以屏蔽交流电宜过大，烙铁必须要有外接地线，以屏蔽交流电场，最好是断电后再焊接场，最好是断电后再焊接; ; （3 3） CMOSCMOS电路应在防静电材料中储存或运输电路应在防静电材料中储存或运输; ; （4 4） 虽然虽然CMOSCMOS电路对电源电压的要求范围电路对电源电压的要求范围比较宽，但也不能超出电源电压的极限，更比较宽，但也不能超出电源电压的极限，更不能将极性接反，以免烧坏器件不能将极性接反，以免烧坏器件; ; (5) CMOS电路不用的电路不用的多余输入端都不能悬多余输入端都不能悬空空，应以不影响逻辑功能为原

31、则分别接电源、，应以不影响逻辑功能为原则分别接电源、地或与其他使用的输入端并联。输入端接电地或与其他使用的输入端并联。输入端接电阻为低电平（栅极没有电流）。阻为低电平（栅极没有电流）。 CD4069第第1部分部分第第2部分部分第第3部分部分第第4部分部分产品制造单位产品制造单位器件系列器件系列器件品种器件品种工作温度范围工作温度范围符符号号意义意义符号符号 意义意义 符号符号意义意义 符号符号意义意义CCCDTC中国制造中国制造的类型的类型美国无线美国无线电公司产电公司产品品日本东芝日本东芝公司产品公司产品4045145系系列列符符号号阿阿拉拉伯伯数数字字器器件件功功能能CERM070-408

32、5-5585-55125CMOSCMOS电路命名电路命名例：判断如图例：判断如图CMOS电路输出为何状态？电路输出为何状态？&10K&10110Y0=1 Y1=1 Y2=不确定不确定Y0Y1Y2例：判断如图例：判断如图TTL电路输出为何状态？电路输出为何状态？Y0=0 Y1=1 Y2=不确定不确定例例7：判断如图：判断如图CMOS电路输出为何状态？电路输出为何状态？ Y1=1 Y2=0&10KY1VDDY21VDD10K (TTL) Y1=0 Y2=0利用半导体器件的开关特性，可以构成与门、或门、利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非

33、门、异或门等各种逻辑门电非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态路，也可以构成在电路结构和特性两方面都别具特色的三态门、门、OCOC门、等。门、等。随着集成电路技术的飞速发展，分立元件的数字电路随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。已被集成电路所取代。TTLTTL电路的优点是开关速度较高，抗干扰能力较强，电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。带负载的能力也比较强，缺点是功耗较大。CMOSCMOS电路具有制造工艺简单、功耗小、输入阻抗高、电路具有制造工艺简单、功耗

34、小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，稍低，但随着集成工艺的不断改进，CMOSCMOS电路的工作速度已电路的工作速度已有了大幅度的提高。有了大幅度的提高。本章小结本章小结实验：门电路逻辑功能测试实验：门电路逻辑功能测试1、74LS02或非门逻辑功能测试或非门逻辑功能测试P137引脚读识引脚读识 TTL集成电路通常是双列直插式外形。集成电路通常是双列直插式外形。根据功能不同，有根据功能不同，有824个引脚，引脚编号判读方法个引脚，引脚编号判读方法是把凹槽标志置于左方，引脚向下，逆时针

35、自下而是把凹槽标志置于左方，引脚向下，逆时针自下而上顺序排列。上顺序排列。实验：门电路逻辑功能测试实验：门电路逻辑功能测试1、74LS02或非门逻辑功能测试或非门逻辑功能测试NoImage输输 入入输输 出出A B L 0 010 101 001 10注意；注意；14脚接脚接+5V，7脚接地脚接地接电平开关接电平开关接指示灯接指示灯（3）与或非门（）与或非门（74LS51）电路逻辑功能测试）电路逻辑功能测试P139（3）与或非门（）与或非门（74LS51）电路逻辑功能测试）电路逻辑功能测试输输 入入输输 出出A B C D Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0

36、00 1 0 10 1 1 00 1 1 11 0 0 0输输 入入输输 出出A B C D Y1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1注意；注意；14脚接脚接+5V，7脚接地脚接地（3）异或门（）异或门（74LS86）逻辑功能测试）逻辑功能测试P140（3）异或门（）异或门（74LS86）逻辑功能测试）逻辑功能测试输输 入入输输 出出A B L 0 00 11 01 1注意；注意；14脚接脚接+5V，7脚接地脚接地（4）OC与非门（与非门（74LS03）逻辑功能测试）逻辑功能测试 P138（4）OC与非门（与非门（74LS03）逻辑功

37、能测试）逻辑功能测试 输输 入入输输 出出A B C D Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0输输 入入输输 出出A B C D Y1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1注意；注意；14脚接脚接+5V，7脚接地脚接地（5）三态门（）三态门（74LS125）逻辑功能测试）逻辑功能测试 输入输入使能使能输出（灯是否一输出（灯是否一灭一亮）灭一亮）1A 2A 3A1C 2C 3CL1 L2 L3按按动动单单次次脉脉冲冲0 0 0 有有 有有 有有0 0 1 有有 有有 无无0 1 0 有有 无无 有有0 1 1 有有 无无 无无1 0 0 无无 有有 有有1 0 1 无无 有有 无无1 1 0 无无 无无 有有1 1 1 无无 无无 无无TTL集成电路的功耗较大，且电源电压必须保证在集成电路的功耗较大，且电源电压必须保证在4.755.25V的范围内才能正常工作，为避免电池电压下降影响的范围内才能正常工作，为避免电池电压下降影响电路正常工作，建议使用稳压电源供电。电路正常工作，建议使用稳压电源供电。TTL电路的电源的