八路抢答器实验报告

1、八路抢答器设计与制作一、 电路功能1主持人控制抢答器工作。2抢答有效时间为主持人按下按键后5 秒内，其他时间按动抢答键无效。3抢答选手编号为0、 1、 2、 3、 4、 5、 6、 7。抢答开始后，若五秒内有人抢答，则由LED 数码管显示最先抢答选手编号，否则无显示。4 抢答开始后由蜂鸣器发出5 声 1 秒的提示音， 若在5 秒内有人抢答， 蜂鸣器立刻停止提示音。并显示抢答选手编号。二、 电路基本参数输入电压Vcc=5v三、 电路原理框图显示电编译码优先码电路U2 1 74LS279 174LS192 1 74LS48 七段显示译码器11五、开关 9六、喇叭1 七、数码管1 八、其它4 排插

2、16T2 14T排插 1排插 8T1 铜板 150*100焊锡丝若干芯 *8色 3导线若干 1覆铜板 1油纸抢答按键主锁存器持人开制控关 4RS 触发器 计数器三输入与门三输入或门轻触按钮路电路 U7U3 U5 U8SIS9 U9U4控制电路74LS10 CD4075 6*6定时电路0.5W报警电路秒脉冲产生电路喇叭数码管3-1八路抢答器组成电路图设计要求四、有八个抢答按键，一个主持人控制按键。5秒内，其他时间按动抢答键无效。抢答有效时间为主持人按下按键后56。抢答开始后，若五秒内有人抢答，则由7、 6、 42、 1、 3、 50 7抢答选手编号为LED 数码管显示最先抢答选手编号，否则无显示

3、。秒内有人抢答，蜂鸣器立刻停5 秒的提示音， 若在声抢答开始后由蜂鸣器发出 8 51 止提示音。 1五、 电路原理图及工作原理介绍电路原理图如图2-1 所示。图 2-1 八路抢答器原理图K K 为 8 个抢答按键。 74LS148 为图中 8 线 /3 线优先编码器，其逻辑功能如70DDA A 均为负逻辑。 2-1 所示。8 路输入信号以及编码输出信号EI 为使能表7070 控制端，低电平有效，当 EI=0时，正常编码，否则所有输出端均为高电平。当EI=0 GGD D 10 ，可见有输出时，GS为低电平时时，且，否则74LS148 正常 70ss D D 无输入时， EO=0,可见 EI=0

4、时，且EO为低电平时表示74LS148 编码且有输入。当70 正常编码且无输入。74LS279 为 4RS触发器，输入信号低电平有效。其中，第一和第三RS触发器有两 KK 将第一至第三 RS触发器复位，将第四个置1 端。看 RS为主持人控制键，按下88A A 和 GS。在正常抢答期间， 74LS279 作为锁存器，将编码输出锁存，触发器置170A A 反相输出，从而将负逻辑编码变为正逻辑， GS其中同相输出。最后，编码信02 号经7 段显示译码器74LS48 译码由 LED 显示抢答选手编号。 74LS48 内部有2K 上拉电阻，可直接驱动共阴LED，不需要串联限流电阻。T 0.7(R R)C

5、 1S, 定时器构成多谐振荡电路，震荡周期占空比由555 11011R R1110 66.7%D。该信号既是倒计数电路的时钟脉冲，又是蜂鸣器的发声的R 2R1110K 时，计数器置为 6，然后 74LS192 定时脉冲。由构成5 秒倒计时电路。主持人按下8K 置除非主持人再次按下以后保持， 0 不变，开始倒计数，经6 个脉冲后，计数值为08Q 端与异步清零端 CLR相连，当计数器为因为计数器最高输出数，0 时若继续倒计数，DQ=1，使计数器清零。则 DK 复位后，计数器输出为 6，前主持人按下按键5 个计数脉冲到来后，计数器输8GG 打开，时钟输出高电平，若无人抢答，则与非门12345出分别为

6、、，或门 221GG 到三极管 T, 蜂鸣器发出5 脉冲经声蜂鸣音。计数器输出为，0 或有人抢答时，23G 关闭蜂鸣器不再发声。与非门 2K 复位后，锁存器74LS279 第四个 RS触发器置主持人按下按键1，输出端4Q为8GGG 0，输出低电平， 编码器，门输出高电平， 从而使门高电平； 计数器 74LS192 置 641使锁存器 4Q=074LS148 被选通，处于正常编码状态。若有人抢答，则，从而s G 输出高电平，编码器 74LS148 使门被关闭，不再编码，输出全为高电平，锁存器输4 G 输出为 0，编码器0，则门 74LS148 同样被关闭，不再出保持不变。若计数器计数到1 编码，

7、输出全为高电平，锁存器输出保持不变。BI/RBO 相连，这是因的74LS148 编码器输出端 EO与七段显示译码器74LS48K 抢答时，编码器具有相同的输出，而前者EO=0，使为，无人抢答时和0 号选手按下1LED 无显示，后者EO=0,显示 0。六、 芯片简介1. 74LS19274LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图 6-1 74LS192 的引脚排列及逻辑符号（a）引脚排列(b)逻辑符号为非同步进位输出端，图中：为加计数端，为置数端，为减计数端，为计数器输入端， 、P3P2P0、 为非同步借位输出端，、 P1、Q2

8、Q1Q0为清除端，、 Q3 为数据输出端。其功能表如下：表 6-2 74LS192 的功能表3输出输入Q0Q2 Q1 P2 P1 MRP0 Q3 P30 ×××× × 0 0 0 1×× dadcb×cb0 a×0加计数减计数×× 1×0 1×0 1×1××× 74LS1482.将两种线路结构型式，和 54/74LS1483线优先编码器， 共有 54/74148线 4LS148 为 8 二进制（八进制）优先编码，即对最高位数据

9、线进行线3 (4-2-1)0 7）进行8 条数据线（ EO）可进行八进制扩展。 利用选通端（ EI ）和输出选通端（译码。芯片管脚如下图所示6-2 74LS148 管脚图图 )( 低电平有效 7编码输入端0)( 低电平有效 EI选通输入端) 低电平有效 端 (A2三位二进制编码输出信号即编码输出A0、 A1、 ) 低电平有效片优先编码输出端即宽展端( GS选通输出端，即使能输出端EO内部逻辑图图 6-3 74LS148已允许同时输入两个以上编码信号。不过在设计优先编码器时，在优先编码器电路中， 优先编码经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，三线优是一个八线-

10、器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148 先级编码器。外，其余输入、输GND(8)脚的集成芯片，除电源脚VCC(16) 和 74148 优先编码器为 16 为三位二进制编码为输入信号，7 A2,A1,A0出脚的作用和脚号如图中所标。其中I0 I为片优先编码输出端。G S 是使能输入端，EO 使能输出端， EI输出信号， 真值表表 6-1 74LS14874LS148 由真值表可列输出逻辑方程为：A2 =(I4+I5+I6+I7)EIEIA1= (I2I4I5+I3I4I5+I6+7)· 4A0 = (I1I2I4I6+I3I4I6+I5I6+I7)·

11、;EI当使能输入IE=0时，所有输出端群被封锁在高电平。当使能输入IE=1时，允许编码，在I0 I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0， I0等级排列。使能输出端O E的逻辑方程为：EO =I0·I1·I2·I3·I4·I5·67 ·EI，此逻辑表达式表明当所有的编码输入端都是高电平 （即没有编码输入） ，且 EI=0 表明 EO的低电平输出信号表示“电路工作，但无编码输入。扩展片优先编码输出端 G S 的逻辑方程为：时，EO才为零；GS = (I0+I1+I2+I3+I4+I5+I6

12、+I7)·EI此时表明只要任何一个编码输入段有低电平信号输入，且GS的低电平输出信号表示“电路工作，而且有编码输入。EI=0,GS 即为低电平。”（ GS=0）1在数字电子技术基础中，EI表示S,EO 表示Ys,GS 表示YEX(EX为下标)3. 74LS4874LS48 芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中74LS48/SN74LS48 引脚功能图74LS48 除了有实现入了灯测试输入端（7 段显示译码器基本功能的输入（ DCBA）和输出（ Ya Yg）端外， 7448 还引LT）和动态灭零输入端（ RBI），以及既有输入功能又有输出功

13、能的消隐输入/ 动态灭零输出（ BI/RBO ）端。表 6-3 74LS48 真值表由 74LS48 真值表可获知 74LS48 所具有的逻辑功能：（1） 7 段译码功能（ LT=1， RBI=1）在灯测试输入端（ LT）和动态灭零输入端（ RBI ）都接无效电平时，输入DCBA经 7448 译码，输出高电平有效的7 段字符显示器的驱动信号，显示相应字符。除DCBA = 0000 外， RBI 也可以接低电平，见表1 中 116 行。（2）消隐功能（ BI=0 ）此时 BI/RBO 端作为输入端，该端输入低电平信号时，表1 倒数第3 行，无论 LT 和 RBI 输入什么电平信号，不管输入DCB

14、A为什么状态，输出全为“0”， 7 段显示器熄灭。该功能5主要用于多显示器的动态显示。（3）灯测试功能（LT = 0 ）此时 BI/RBO 端作为输出端，端输入低电平信号时，表1 最后一行， 与 及 DCBA输入无关， 输出全为“ 1”，显示器7 个字段都点亮。该功能用于7 段显示器测试，判别是否有损坏的字段。（ 4）动态灭零功能（ LT=1， RBI=1 ）此时 BI/RBO 端也作为输出端， LT 端输入高电平信号， RBI 端输入低电平信号，若此时 DCBA= 0000 ，表 1 倒数第 2 行，输出全为“ 0”，显示器熄灭，不显示这个零。 DCBA 0，则对显示无影响。该功能主要用于多

15、个 7 段显示器同时显示时熄灭高位的零。图2 7段显示译码器74LS48（a）逻辑图（ b）方框图（ c）符号图图 2给出了74LS48 的逻辑图，方框图和符号图。由符号图可以知道，4 号管脚端具有输入和输出双重功能。作为输入（BI ）低电平时，G21 为0，所有字段输出置0，即实现消隐功能。作为输出（ RBO），相当于 LT，及 CT0 的与坟系，即 LT=1， RBI=0 ，DCBA=0000时输出低电平，可实现动态灭零功能。 3 号（ LT）端有效低电平时， V20=1，所有字段置 1，实现灯测试功能。七、 电路调试1在焊接好的电路板上各引出一条+5V 的红色电源线和一条黑色地线；2在实

16、验箱上练好电路，调出+5V 后，分别将两条电源线和地线接上；3. 打开电源开关，按下复位轻触开关，蜂鸣器开始发出清晰的鸣响；4.无人抢答时， 蜂鸣器连续发出 5 声 1 秒的提示音， 后蜂鸣器立刻停止提示音，数码管显示数字零5.在 5 秒内有人抢答，蜂鸣器立刻停止提示音，数码管显示抢答人的编号-1 。八、 测试结果1、无人抢答时蜂鸣器鸣响五次，偶尔鸣响六次；2、抢答选手编号18 与显示编号07 一一对应；3、经过多次测试，无发生二次抢答的情况；4、时钟电路产生的周期为一秒；5、占空比为1/3 。九、 存在问题及分析61、无人抢答时显示与一号选手抢答显示编号相同，难以判断是否为一号选手于第五秒时

17、按下抢答键。2、考虑时钟周期误差的情况下，会引入一秒的误差，蜂鸣器提示音有几率鸣响4 次或 6 次。3、电阻标称值与电路计算值的差距会导致一定的误差。十、 总结本次电子课程设计实习将理论与实践有机地结合，既考查了我们对理论知识的掌握程度，由反映了实际动手能力， 更主要的是考查了我们对知识的综合运用以及创新设计思维能力，为今后的发展提供了一次良好的学习环境。八路抢答器是以74LS48 译码器和 74LS148 编码器为主体， 其中另加了基本 RS触发器为锁存电路、 555构成倒计时与报警电路。一学期的数电学习让我们对74LS系列和 555 有了一些了解， 但是并不深入。 经过此次的课程设计我们对

18、这些器件的功能、引脚功能、组合功能等等都有了深入的了解，对我们此后在专业课上的学习都有很大的帮助。由于已有绘制原理图经验，在初期绘制电路原理图阶段还是比较顺利的。可是进入排版过程了就开始遇到困难了。 刚开始用自动布线跳线始终无法完成布线，一连几天都没有进展。无奈决定摈弃自动布线，开始手动布线。手动布线虽然耗时很久，但是跳线却少了很多。经过一天的奋战，我总算把 PCB连线布好。 手动布线我清晰了解到每条线的连接，在之后的焊接工作的时候简单了很多。焊接必须精益求精， 一丝不苟， 一点的差错都可能导致实验结果错误，因此必须准确无误还要工整，这样才能在调试中能比较轻松进行，也是整个电路可看性更好。调试工作是个精细工作。在调试过程中， 有些问题是芯片本身损坏引起的，也有些是因为焊接问题引起的等因此排查过程需要特别有耐心，通过对芯片功能的检验，对焊点的检查最后检查出问题所在。当最后解决问题时，电路的正确是非常振奋，也很有成就感和满足感。调试过程中还发现了少了一条连线，即74LS10 芯片的 1 脚与 4 脚，但系统并未提示，因此，调试不能仅仅根据 PCB版图来查看线路，而应该回归原理图来调试。由于稳压电源不是很稳定，多少有些干扰，我们在电源接入处加了电容来滤波，保证