电网谐波测试仪的硬件设计

1、郑州大学毕业设计（论文）题 目 电网谐波测试仪的 硬件设计 院 系 电气工程学院 专 业自动化 班 级 学生姓名 学 号 指导教师 职称 20年 06月 08日摘要随着电力工业的不断发展,电力电子装置和非线性系统的使用日益增多,造成大量谐波电流注入电网,引起电力系统中电压、电流的正弦波形发生严重畸变, 使得公用电网的谐波污染日趋严重,致使电能质量严重下降。因此，实时测量电网及非线性用电设备的谐波分量，掌握系统中谐波的实际情况，对于防止谐波危害、提高供电质量是十分必要的。针对上述问题,本文设计了一种多功能的电力参数测量与分析系统:以dsp为核心的电力参数测量及谐波分析装置。该装置具有运算速度快,

2、计算精确高,功能强大等优点。本装置利用了tms320vc33 dsp集高速运算能力和高效控制能力于一体的优势，用单片dsp (digital signal processor) 芯片作为整个系统的cpu(central processor unit) ,结合外围电路，通过分时处理来完成系统管理、对外接口扩展、通讯、数据处理、谐波测试和分析等一系列的工作。关键词 电能质量 数字信号处理（dsp） 谐波测试和分析 abstractalong with the development of electric power industry continuously, the usage of the

3、electric power electronics equipment and the nonlinear system increasingly, resulting in a great deal of harmonic electric current infuse into the electric power net, causing the sine wave form of the electric voltage and current in the electric power system take place a serious mutation and making

4、the harmonic pollution of public electric power net is gradually serious and the quality of electric power is declining. therefore, real-time measurement of harmonic and in control of the actual circumstance of the harmonic in the system is very important for avoiding the harmonic peril and improvin

5、g the quality of power supply. aiming at the above-mentioned problem, this paper designed a kind of multi-function electric power parameter to measure and analytical system: taking dsp as the electric power parameter measure and the harmonic analysis device of the core. the device have following adv

6、antage, such as speed of operation quickly, calculation precision high, the function is strong and so on, this device makes use of the advantage of tms320 vc33 dsp gathering high speed operation ability with control an ability efficiently in the whole body, uses a single slice dsp(the digital signal

7、 processor) chip be the whole cpu(the central processor unit) of system, combines the outer circle electric circuit , by means of time-sharing handle to complete the following series of work, such as system management, connect to expand outward, communication, data processing, the harmonic measure a

8、nd analysis etc.key words quality of electric power digital signal processor（dsp） harmonic measure and analysis目 录摘要.abstract.目录.1 绪论11.1 本设计的目的和意义.11.2 电网谐波测试仪的设计理念及研究现状11.3 本文的主要工作及达到的要求.32 设计方案52.1 傅立叶变换.52.2 方案论证.62.3 测电压、电流电路.72.4 测频率电路.72.5 串行通讯部分.82.6 扩展接口部分.83 硬件设计.93.1 系统原理框图.93.2 tms320vc3

9、3 dsp.93.3 电压、电流取样跟随电路.253.4 测量部分.283.5 a/d转换.313.6 倍频电路.373.7 存储器扩展443.8 显示电路.483.9 键盘电路523.10 通讯电路.55总结和展望62谢辞.64参考文献.64附录 外文翻译及原文.66a1.1 译文:tms320c6000 dsp 增强型直接存储访问(edma)控制器参考指南.66a1.2 原文:tms320c6000 dsp enhanced direct memory access (edma) controller reference guide76附录谐波测试仪电路图.87b1.1 前向通道87b1.

10、2 扩展接口88b1.3 显示电路89iii1绪论1.1本设计的目的和意义首先，谐波带来的严重影响已经危及到用电设备、变电站设备和电力系统载波通讯。如何能够把谐波的危害最大限度地减少，是目前电力电子领域极为关注的问题，而解决这一问题的关键在于定量地确定谐波的成分、幅值和相位等。这也正是我们进行谐波测试的目的所在。其次，由于现代工业、商业及居民用户的用电设备对供电质量提出的要求越来越高，因此，谐波抑制及补偿装置的研制已势在必行。这些装置到底需要补偿多大的谐波，需要进行怎样的补偿配置，以及需要达到怎样的补偿效果都是以谐波测试、分析得到的结果为依据的。最后，谐波研究的意义更可上升到从治理环境污染，维

11、护绿色环境角度来认识，对于电力系统这个环境来说，无谐波是“绿色”的主要标志之一。一些文献中所指的纯净或无污染的电能就是指那些无谐波的电能，但这些无污染的波形仅在实验室条件下存在，而谐波会在其他场合存在较长的一段时间并且会继续存在下去。目前，对地球的环境保护已成为全人类的共识，对电力系统谐波污染的治理已成为电工技术学科所亟待解决的问题1.2电网谐波测试仪的设计理念及研究现状数字处理器从20世纪70年代问世以来，以其独特的结构和快速实现各种数字信号处理算法的突出优点，发展十分迅速，并在通信，雷达，声纳，语音合成和识别，图象处理，高速控制，家用电器等众多领域得到了广泛的应用，随着dsp芯片性价比的不

12、断提高，开发环境的更加完备，可以预计，dsp芯片将降到合理的水平。同时也显示出了其在信息处理方面独特的优势：（1）它采用了多总线技术且实现了并行机制，同时可以运行程序指令和存储数据，而单片机一次只能完成一种操作。（2）采用了独立的加法器和乘法器，可以单周期完成这些操作，而单片机只靠子程序来完成。（3）程序控制可以四级流水线操作。（4）dsp有完善的片内外设，可以构成完整的单片机系统，而单片机只能靠接口电路来扩展。（5）dsp的速度远远超过了单片机，dsp单周期指令执行时间为50ns，而单片机执行一条指令为1s。所以可以预见在不久的将来，dsp将在控制系统，通信系统，网络系统仪器仪表中得到广泛的

13、应用。在数字信号处理过程中，乘积相加是最常见的一种运算，这对单片机是比较困难的，只能用软件来完成。而dsp具有独立的加法器和乘法器，且连了比例移位器，可以实现单周期乘法运算。系统的单片机使用冯·诺依曼存储器结构，只有一个存储空间通过一组总线连接到处理器核，通常做一次乘法运算需要4次访问存储器，至少需要4个指令周期。dsp使用哈佛结构，将存储器空间分成两个分别存储程序和数据。它们有两组总线连接处理器核，允许同时对他们进行访问，可以同时为处理器提供数据和指令。在这种布局下，dsp得以单周期实现mac命令。dsp处理器支持专门的寻址模式，他们对通常的信号处理和算法是很有用的。如：模块寻址，

14、位列序寻址等，在传统的单片机中，这些寻址模式是没有的，只能由子程序完成。所以，这也是本设计采用dsp而不使用传统单片机的主要原因。谐波测量是谐波问题的一个重要分支，它是谐波问题研究的主要依据，对抑制谐波有着重要的指导作用，对谐波的分析和测量是电力系统分析和控制的一项种要工作，是对继电保护、判断故障点和故障类型等工作的重要前提。准确、实时的检测出电网中瞬态变化的畸变电流、电压，是众多国内外学者致力研究的目标。根据查阅的文献，分析总结了现有国内外谐波分析测量的主要方式，共有三种：（1）、采用模拟滤波器的谐波测量，即采用带阻滤波器将基波分量滤除，得到谐波分量；或采用带通滤波器得出基波分量，再与被检测

15、量相减得到谐波分量。该检测方法的优点是电路结构简单，造价低，输出阻抗低，品质因素易于控制。但也有很多缺点， 如精度不高、误差较大等。因此，使用不广泛。（2）、利用小波分析方法进行谐波测量，小波分析作为调和分析的重大进展，克服了傅里叶变换在频域完全局部性，而在时域完全无局部性的缺点， 即它在频域和时域同时具有局部性。通过对含有谐波的电流信号进行正交小波分解， 利用多分辨的概念，将低频段（高尺度） 上的结果看作不含谐波的基波分量。基于这种算法，可以利用软件构成谐波检测环节，同时由于其计算速度快，能快速跟踪谐波的变化。小波变换应用在谐波测量方面尚处于初始阶段。因此，具有一定的局限行。（3）、基于傅里

16、叶变换的谐波测量，它是应用最广泛的一种，它的核心理论建立在傅里叶变换的基础上。它是利用离散傅里叶级数，或由离散傅里叶变换（dft）过渡到快速傅里叶变换（fft）的基本原理构成。模拟信号经采样、离散化为数字序列信号后，经微型计算机进行谐波分析和计算，得到基波和各次谐波的幅值和相位，并可获得更多的信息，如谐波功率、谐波阻抗、以及对谐波进行各种统计处理和分析，各种分析计算结果可在屏幕上显示或按需要打印输出，或者存放在磁盘中供将来统计使用。由于利用这种原理设计的分析仪精度较高、功能较多、使用方便，同时由于微机芯片的性能不断提高，因此利用fft原理、多通道输入技术而设计的谐波分析仪已经取代其他的分析仪器

17、，成为应用最为广泛的一种。综上所述，傅里叶变换是目前谐波测试、分析仪器中广泛应用的基本理论依据。但如何寻求新的数学方法，将新理论应用于谐波测量，提出新的测量方法和测量手段，使谐波测量在精度和实时性方面取得突破，仍是人们关注的方向。1.3 本文的主要工作及达到的要求本设计是以tms320vc33 dsp为核心的谐波测试仪的硬件电路设计，它采用钳形电流互感器输入和电压直接输入，实现电压，电流，功率，电网频率，电网功率因数的测量。用户通过键盘可以方便地进行人机对话，实现各种功能；通过显示器可以及时看到测量数据，通过扩展存储器可以保存实验数据，通过异步串行通信口可以方便的同其他计算机进行信息传递和数据

18、的交换共同完成各种功能。同时，dsp 软件编程灵活，自由度大，可用软件编程来实现各种算法和逻辑控制，dsp系统可以用led显示测量值，对电压电流信号进行预处理。在测量交流电流电压信号时，信号经过比较电路，利用倍频得到脉冲控制a/d转换。另外测量功率时，因为要做到电压电流信号同时采集，因此选用带有六路同时转换的ad73360，有可编程性，而且实时运算速度远远超过单片机，它的强大的数据处理能力和高速度是本设计的最大特点。基于上述分析，本设计最终可以实现以下功能：能够测量显示电网中电压、电流的有效值、失真度及其121次谐波的含量，电网的频率和基波相位；利用串口电路能够与上位机进行通讯；通过flash

19、存储器扩展能每隔半小时保存一次电压和电流的121次谐波值、当前电压电流有效值、频率、相位值和失真度，并且这些数据能保存较长的时间，就是在掉电的情况下也不会丢失，以备查询之用。2 设计方案2.1 傅立叶变换在信号分析中，为了简化信号特征参数的提取，经常将信号从时域表示转换到某一变换域表示，即为信号进行线性变换。傅立叶变换就是其中的一种。通过对信号的傅立叶变换可以实现频谱分析，对信号特征参数进行测量。任何一个周期函数f（t）都可以用三角函数集中各函数分量的线性组合来表示，即(2.1) 式中，w1基波频率； nw1n次谐波频率。这是三角傅立叶级数表示式，其中： （2.2）当n=0时 （2.3） 当n

20、=1时，式(2.1)中的两项 合成一个频率为的正弦分量。当n>1时，式（2.1）中同频率的两项 合成一个频率为 的正弦分量，于是，式（2.1）可写成另一种形式， （2.4）式中，ann次谐波振幅；Ønn次谐波相位。 （2.5）但是由于采用的是离散信号，因此上式应做相应的修改： （2.6）因此，对电压电流信号进行21次傅立叶变换，可以测量市电电网中的电压电流信号的1-21次谐波含量。2.2 方案论证ti公司的dsp可分为定点和浮点。定点dsp只处理16位数据，浮点dsp一般处理32位数据格式。c3x系列速度达150flops，高效的c语言引擎，大地址空间16m字32位，片上dma

21、快速存储器管理，器件具有2v电源，功耗低。本设计是采用钳形电流互感器输入和电压直接输入，以ti公司的tms320vc33 dsp为核心的工频电量测试仪的硬件设计部分。dsp 软件编程灵活，自由度大，可用软件编程来实现各种算法和逻辑控制，dsp系统可用led显示测量值，对电压电流信号进行预处理。在测量交流电流电压信号时，信号经过比较电路，利用倍频得到脉冲控制vc33并控制a/d转换。另外测量功率时，因为要做到电压电流信号同时采集，因此选用带有六路同时转换的ad73360。用户通过键盘可以方便地进行人机对话，通过显示器可以及时看到测量数据，通过扩展存储器可以保存实验数据，通过异步串行通信口，dsp

22、和上位机可以方便的完成信息传递并且进行数据的交换，共同完成各种功能。2.3 测电压、电流电路信号源取样电路-跟随滤波-a/ddsp图2.1 测电压、电流原理图说明：由于a/d芯片一般处理的都是小电压信号，因此，0480v电压需经过取样电路得到用于测量的05v的信号。然后加个跟随器以避免前后电路的影响。dsp芯片能处理的信号必须是数字信号，而实际系统中的电压信号一般都是模拟信号。因此电压经过取样后，需通过a/d采集芯片把模拟信号转换为数字信号，得到dsp能处理的信号。另外，05a的大电流同样不能直接用于测量，需经过变压器取样得到10ma的测量信号。为了降低功耗，电流输入采用钳形输入。器件的输入一

23、般都是电压，所以需把电流信号转化为电压信号，只需在电流的输出端接一个500欧姆的电阻就可把10ma的电流转化为5伏的电压。经过a/d采集芯片，得到dsp可以处理的数字信号，然后进入dsp。2.4 测频率电路采样跟随滤波比较器倍频器dsp图2.2 测频率原理图说明：测频率f需要基波信号，所以经取样后的信号不能直接使用，需要进行滤波。该电路使用倍频器和计数器来测量频率f，该倍频器只能捕获脉冲信号，因此，基波信号经过比较器，将正弦波变成矩形波，根据设计要求，对信号进行720分频可以达到精度要求。因此，正弦波需经过分频器后再进入计数器，通过测量经过720分频的信号的频率f0来得到测量信号的频率f，由公

24、式f= f0/720即可得到，f0由在一个时间间隔t内通过计数器得到的脉冲数n来计算f0=n/t。2.5 串行通讯部分为了使本仪器能够方便的同其它机器进行数据交换，此仪表带有一个串口。它是通过8251a来实现的。该串口是大多数计算机都兼容的rs232标准的串行接口，通过它能够与上位机通讯。但由于8251a输出输入为ttl电平，而pc机接口为rs232标准的电气特性（+12v为0，-12为1），因此在使用中有一个电平转换问题。本设计通过max232e集成芯片实现了电平转换。dsp8251max232rs232图2.3 串口的工作原理图2.6 扩展接口部分便携式多用表的扩展部分主要包括：存储器，显

25、示器，键盘。存储器主要用来存储测量的实验数据，以备过后使用。显示器用来显示测量数据，使人能够及时地看到测量的结果。键盘可以增加表的功能，可以使人进行人机对话，使表更加智能化。 存储器显示器键盘dsp 图2.4 扩展部分总图3 硬件设计3.1 系统原理框图vc33a/d转换采样保持信号取样倍频电路比较器flash存储显示器键盘串行通讯图3.2.1 系统原理框图3.2 tms320vc33 dsp 概述本系统采用tms320vc33 dsp芯片作为主控制器，由dsp控制器完成频率，有功功率，无功功率，相位的测量和计算及谐波分析等相应的管理工作。vc33的结构是基于先进的算术算法，既注重硬件又强调软

26、件。高性能是通过精密和宽动态范围单元、片上存储器多、高度并行和dma控制器实现的。其功能方块图如下所示：图3.2.2 tms320vc33功能方框图下面对vc33处理器的结构和功能进行简要叙述：tms320c3x数字信号处理器（dsp）是高性能的cmos32位浮点器件。vc33在单个芯片既集成了控制系统又集成了强化数字功能，这种集成使得执行速度快、数据移动容易和数字处理速度高。宽内部总线和强大的dsp指令集使器件既快又灵活，执行速度可达150mplops。器件还有片上高度并行处理能力，允许用户在单个指令中完成11个操作。3.2.1 tms320c3x器件c3x系列包括：c30、c31、c32和

27、vc33。它们都可以在单个周期对整数或浮点数完成并行乘和算术逻辑单元操作。这种处理器还有下列特点：（1） 通用寄存器文件。（2） 程序cache。（3） 专用辅助寄存器算术单元（arau）。（4） 内部双访问存储器。（5） 一个dma通道（c32有两个dma通道）支持并发i/o。（6） 短机器周期时间。大地址空间、多处理器接口、内部和外部都可产生等待状态，c3x支持各类系统应用，如主处理器、专用协处理器等。通过基于寄存器的结构，大地址空间、强大的寻址方式、灵活的指令集和支持浮点算术运算更容易用高级语言实现。tms320vc33的主要指标c3x器件的主要性能指标如下：（1） 速度达150flop

28、s。（2） 高效的 c语言引擎。（3） 大地址空间：16m字32位。（4） 片上dma快速存储器管理。（5） 某些器件具有3v电源。3.2.2 结构概述vc33的结构是基于先进的算术算法，既注重硬件又强调软件。高性能是通过精密和宽动态范围的浮点单元、片上存储器多、高度并行和dma控制器实现的。中央处理单元（cpu） vc33器件有一个寄存器的cpu结构。cpu由以下部件组成：（1） 浮点/整数乘法器（2） 算术逻辑单元（alu）（3） 32位桶形移位器 （4） 内部总线（cpu1/cpu2和reg1/reg2）（5） 辅助寄存器算术单元（arau）（6） cpu寄存器文件 浮点/整数乘法器乘法

29、器在单周期内完成24位整数和32位浮点数乘。vc33在每个指令周期速度达33ns内实现浮点或定点算术操作。为获得更高的速度，可以使用并联指令在单个周期内完成一个乘和一个alu操作。当乘法器完成浮点乘时，输入是32位浮点数，结果是40位浮点数。当乘法器完成整数乘时，输入数据是24位，结果是32位。 算术逻辑单元（alu）和内部总线alu在单周期内完成对32位整数、32位逻辑和40位浮点数据以及单周期整数和浮点转换的操作。alu的结果总是保持32位整数或40位浮点格式。桶形移位器用来在单个周期内完成左右移动，移动位数可达32位。四个内部总线（cpu1、cpu2、reg1和reg2）从存储器和从寄存

30、器文件传递两个操作数，在单个周期内允许对四个整数或浮点操作数并行乘和加/减。 辅助寄存器算术单元（arau）两个辅助寄存器算术单元（arau0和 arau1）可以在单个周期内产生两个地址。arau的操作与乘法器和alu是并行的。它们支持有偏移量的寻址、索引寄存器（ir0和ir1）寻址、循环寻址和位逆向寻址。3.2.3 cpu基本寄存器文件 vc33在一个多口寄存器文件中提供28个寄存器，多口寄存器文件与cpu紧密配合。这些寄存器文件包括： 扩展精度寄存器：r0r7 辅助寄存器： ar0ar7 数据叶指针： dp 索引寄存器： ir0、ir1 块长度寄存器： bk 系统栈指针： sp 状态寄存器

31、： st cpu/dma中断允许寄存器：ie cpu中断标志： if i/o标志： iof 重复开始地址： rs 重复结束地址： re重复计数器： rc乘法器和alu都可以操作所有基本寄存器，并且所有基本寄存器都可以作为通用寄存器。寄存器还有一些特殊功能。例如，8个扩展寄存器特别适合用于保存扩展精度浮点结果；8个辅助寄存器支持各种间接寻址方式并且可以作通用32位整数和逻辑寄存器。剩余的寄存器提供一些诸如寻址、栈管理、处理器状态、中断和块重复的系统功能。3.2.4 其他寄存器程序计数器（pc）是一个32位寄存器，它保存下一条要取指令的地址。尽管pc不是cpu寄存器文件的一部分，但它是一个可以被指

32、令修改的寄存器，指令修改程序流程。指令寄存器(ir)是一个32位寄存器，它保存在指令解码阶段的指令操作码。指令解码控制电路使用这个寄存器且cpu不能访问。3.2.5 存储器结构vc33的总存储器空间是16m 32位字。程序、数据和i/o空间都包含在这16m字地址空间中，允许在ram和/或rom中保存表、系数、程序代码或数据。这样，存储器利用最大并且可以根据需要定位存储器空间。3.2.4.1ram、rom和cachevc33分开的程序、数据和dma总线允许并行取程序、数据读和写及dma操作。例如，在单周期内cpu可以访问在一个ram块中的两个数据值和完成一个外部程序取,同时使用dma控制器加载另

33、一个ram块。一个64×32位字指令cache用来保存经常重复的代码，这大大减了片外的访问次数。这样代码可以保存在片外低速，廉价存储器中。外部总线可以自由地由dma、外部存储器存取或系统中其它器件使用。3.2.6 tms320vc33存储器映射存储器映射取决于处理器是运行于微处理器方式(=0)或微计算机方式(=1)。对于这些方式的存储器映射是相似的(见下图)。所有存储器映射外设总线寄存器在808000h8097ff中。在两种方式中,ram块0位于地址809800h809bffh，ram块1位于地址809c00h809fffh。80a000h0ffffffh通过外部存储器口访问(有效)

34、。是有效在整个外部存储器空间的。是外部总线选通信号，这些信号简化了选通译码。他们分别在下列外部存储器空间有效:名称 有效空间 0000000h03fffffh 0400000h07fffffh 0800000h0bfffffh 0c00000h0ffffffh 0000000h0ffffffh(a)微处理器方式 (b)微计算机/引导加载器方式图3.2.3 tms320vc33存储器映射 微处理器方式这种方式，引导加载不映射到vc33存储器。0h03fh是中断向量/陷阱向量和保留单元。所有存储器通过外部存储器口访问（和有效）（见图3.2.2）。040h07fffffh也通过外部存储器口访问。微计

35、算机方式 这种方式，引导加载器rom被映射到0h0fffh。内部ram块1的最后63字（809fc1h809fffh）用于中断和陷阱分支（见图3.2.2）。1000h7fffffh通过外部存储器口（有效）访问。vc33存储器映射的外设和外部总线控制寄存器的开始地址是808000h，见表3.2.1。表3.2.1 tms320vc33外设总线存储器映射的寄存器地址寄存器地址寄存器808000hdma全局控制808001h808003h保留808004hdma源地址808005h保留808006hdma目的地址808007h保留808008hdma传递计数器808009h80801fh保留80802

36、0h定时器0全局控制808021h808023h保留808024h定时器0计数器808025h808027h保留808028h定时器0周期808029h80802fh保留808030h定时器1全局控制808031h808033h保留808034h定时器1计数器808035h808037h保留808038h定时器1周期808039h80803fh保留808040h串口全局控制808041h保留808042hfsx/dx/clkx串口控制808043hfsr/dr/clkr串口控制808044h串口r/x定时器控制808045h串口r/x定时器计数器808046h串口r/x定时器周期808047h

37、保留808048h数据发送808049h80804bh保留80804ch数据接收80804dh808063h保留808064h基本总线控制3.2.7 寻址方式 vc33支持一组基本的通用指令及强化的算术运算指令，算术运算指令特别适合于数字信号处理和其它数学应用。c3x提供了四组寻址方式，每一组使用两组或多组不同寻址类型。（1） 一般指令寻址方式 寄存器寻址操作数是cpu的一个寄存器。 短立即寻址操作数是一个16位（短）或24位（长）立即数。 直接寻址操作数是一个24位地址的内容，这个地址是由数据页指针的低8位和一个16 位操作数组成。 间接寻址一个辅助寄存器指操作数的地址。（2） 三操作数指令

38、寻址方式 寄存器寻址操作数是cpu的一个寄存器。 间接寻址一个辅助寄存器指操作数的地址。（3） 并联指令寻址方式 寄存器寻址操作数是一个扩展精度寄存器。 间接寻址一个辅助寄存器指操作数的地址。（4） 分支指令寻址方式 寄存器寻址操作数是cpu的一个寄存器。pc相对寻址：一个有符号16位偏移量或一个24位偏移量加到pc上。3.2.8 内部总线操作vc33的很多高性能要归公于内部总线和并行处理。分开的总线允许取程序、数据访问和dma并行。（1） 程序总线：paddr和pdata（2） 数据总线：daddr1，daddr2和ddata（3） dma总线：dmaaddr和dmadata这些总线把所有v

39、c33支持的物理空间（片上存储器、片外存储器和片上外设）联在一起。3.2.9 外部存储器接口c3x提供了两个外部接口：基本总线和扩展总线。vc33和c31提供一个外部接口：基本总线。基本和增强的存储器总线具有24位地址总线，然而扩展总线具有13位地址总线。这些总线寻址外部程序/数据存储器i/o空间。总线也具有外部等待状态产生的*rdy信号。在软件控制中可以插入附加的等待状态。vc33系列是为32位指令和32位数据操作而设计的。这种结构具有高度并行和为c编译提供了必备条件等优点。3.2.10 中断 vc33支持四个外部中断（）、一系列内部中断和一个非屏蔽外部复位信号。这些中断可以用来中断dma和

40、cpu。当cpu响应中断时，引脚作为外部中断应答信号。两个外部i/o标志xf0和xf1在软件控制下可以构造成输入或输出引脚。这些引脚也可以作为vc33的互锁操作信号。互锁操作指令支持多过程或通讯。3.2.11 外设 所有vc33外设是由专用外设总线上的存储器映射寄存器所控制的，它包括两个定时器和两个串口。两个定时器模块是通用的32位定时器/事件计数器，这些计数器具有两种方式和内部或外部时钟。双向串口是完全独立的，它们由控制每个口的控制寄存器控制。3.2.12直接存储器访问（dma） 片上dma控制器在不打扰cpu操作的情况下可以读写存储器映射的任何单元。vc33可以与慢速外部存储器和外设接口而

41、不减少cpu的吞吐量。dma控制器有它自己的地址发生器，源和目的寄存器及传递计数器组成。专用dma地址和数据总线使得cpu和dma控制器之间的冲突最小。一个dma操作就是把一块或单个字与存储器之间进行传递。dma/cpu优先级是由dma全局控制寄存器pri位构造的。3.2.13 时钟源模块vc33 dsp具有两个时钟选择项：1 外部提供的时钟除2操作2 利用内部震荡器的除操作vc33可直接从外部extclk引脚输入时钟，也可以通过xout和xtn引脚外接晶振，vcc的时钟发生器为vc33提供时钟，这个发生器是由一个内部震荡器和一个锁相环（pll）电路组成，时钟发生器需要一个参考时钟输入，这个参

42、考时钟可以使用晶体谐振器产生的时钟或外部时钟源。pll电路把参考时钟乘于一个比例系数后为器件提供驱动时钟，这样允许时钟源频率比cpu运行的频率低。pll是一个自适应电路，一旦同步，锁存并跟踪时钟信号。根据时钟模式控制引脚的状态pll可有四种运行模式。这些模式控制时钟锄比率、振荡器和pll功耗。表3.2.2 时钟模式选择引脚clkmd0clkmd1反馈pll功率比率说明 0 0 关 关1完全静止，最低功耗 0 1 接 关 0.5使能振荡器 1 0 接 关 1使能振荡器 1 1 接 关 5使能振荡器，1.8vma功耗当时钟从外部引脚extclk输入时，xout引脚悬空，xin引脚接地。当使用晶振时

43、，晶振跨接在xout引脚和xin引脚间，extclk引脚接地。外部时钟和晶体振荡器产生的时钟经过异或门把时钟源连接于pll电路。这样允许参考时钟直接从extclk引脚注入或1-20mhz晶振和陶瓷谐振器与振荡器产生的参考时钟直接注入。 vc33的频率为75mhz，这里选用晶体振荡器电路，且clkmdo/clkmd1为11模式，则连接如下： 图3.2.4 vc33的时钟连接3.2.14 tms320vc33主要引脚功能图3.2.5 tms320vc33引脚图其各个引脚功能介绍如下：表3.2.3 tms320vc33主要引脚功能介绍名类型信号z状态条件说明d31-d0i/o/zs h rs32位数

44、据口数据总线保持器. (参看图3.2.4)a23-a0o/zs h r24位地址口r/wo/zs h r读/写引脚. 当完成读时r/w 是高电平，当对并行接口完成写时r/w是低电平*strbo/zs h选通引脚.对于所有外部访问*page0page1o/zs h r片选通.外部访问的4个译码选通*rdyi准备好. *rdy指示外部器件准备好.*holdi保持.当*hold是逻辑低电平时,完成正在处理的事务后。把a23a0、d31d0、*strb和 r/w置于高阻态，而且停止对所有基本总线接口的事务直到*hold变成逻辑高电平或基本总线控制寄存器的nohold置位为止.*holdaozs保持应答

45、.在响应*hold的逻辑低电平时产生*holda. holda表示a23a0、d31d0、*strb和r/w处于高阻态，而且保持所有总线上的转换。当*hold是高电平或设置基本总线控制寄存器的nohold位时*holda是高电平.*reseti复位。当*reset是逻辑低电平时，器件处于复位状态。当*reset变为逻辑高电平时，开始从复位向量单元执行。edgemodei边沿方式。使能中断边沿方式检测。*int0int3i外部中断*iacko/zs内部应答. *iack指令产生*iack. *iack可以用来指示何时执行一段代码.mcbl*mpi微计算机引到加载器/微处理器方式选择续表3.2.3

46、名类型信号z状态条件说明*shzi关闭高阻。当激活*shz时，把所有引脚置于高阻状态。*shz可以用于板级测试或保证没有双驱动发生。注意: *shz低电平将破坏器件存储器和寄存器内容。当shz是高电平时复位器件将使器件恢复到已知操作状态。xf1, xf0i/o/zs r外部标志.xf1和xf0用作通用i/o或支持互锁处理器指令.clkr0i/o/zs r串口0接收时钟.clkr0是串口0接收器串行移位时钟.clkx0i/o/zs r串口0发送时钟.clkx0是串口0发送器串行移位时钟.dr0i/o/zs r数据接收.串口0从dr0引脚接收串行数据.dx0i/o/zs r数据发送输出.串口0从d

47、x0引脚发送串行数据.fsr0i/o/zs r接收帧同步脉冲.fsr0脉冲初始化数据接收过程(使用dr0引脚).fsx0i/o/zs r发送帧同步脉冲.fsx0脉冲初始化数据发送过程(使用dx0引脚).tclk0i/o/zs r定时器时钟0.当作为一个输入时,tclk0被用作定时器0的外部计数脉冲.当作为一个输出时,tclk0输出由定时器0产生的脉冲.tclk1i/o/zs r定时器时钟1.当作为一个输入时,tclk1被用作定时器0的外部计数脉冲.当作为一个输出时,tclk1输出由定时器1产生的脉冲.h1o/zs外部h1时钟h3o/zs外部h3时钟cvddi+vdd.内核cpu专用1.8v电源

48、.所有引脚必须连接到一个共用1.8v电源上.§dvddi+vdd.i/o引脚专用3.3v电源.所有这样的引脚必须接到一个共用3.3v电源上.§续表3.2.3名类型信号z状态条件说明vssi地.所有这样的引脚必须连接到一个公共电源地上.pllvddi内部隔离pll电源.要连接到cvdd(1.8 v)上。pllvssi内部隔离pll地.要连到vss上extclki外部时钟.逻辑电平兼容时钟输入.若使用xin/xout振荡器,把这个引脚连接到地.xouto时钟输出.从内部晶体振荡器输出.若不是使用晶体,xout应该悬空.xini时钟输入引脚.内部振荡器输入.若使用extclk,把

49、这个引脚连接到地.clkmd0,clkmd1i时钟方式选择引脚rsv0， rsv1i保留.单独上拉到dvdd.emu1emu0i/o仿真引脚0和1,单独上拉到dvddtdii测试数据输入tdoo测试数据输出tcki测试时钟tmsi测试方式选择i测试复位引脚s=有效，h=有效，r=有效3.2.15 外设地址分配dsp有24根地址线，可以寻址多大16m的地址空间。由于dsp在本系统中工作在微计算机/引导加载方式下，根据vc33存储器的映射特点，因而在扩展程序存储器，将flash 既am29lv800b的片选信号与page1相连，则flash的地址空间为0400000h-048ffffh。在该系统中有多个外设，它们的片选信号由dsp的一些地址线通过地址译码