低功耗触发器比较分析及计算机模拟毕业论文

1、毕业设计（论文）题 目 低功耗触发器比较分析及计算机模拟 姓 名 学 号 专业班级 所在学院 指导教师（职称） 二 年 月 日1摘要低功耗触发器比较分析及计算机模拟【摘要】 在大规模集成电路设计中，随着现代CMOS工艺的尺寸越来越小，低功耗问题越来越突出。作为现代大规模集成电路中核心电路之一的触发器的低功耗显得尤为重要。CMOS电路的功耗与CMOS电路的漏电流，负载电容，电压，时钟频率及开关活动性有关，因此在低功耗CMOS触发器设计过程中，许多低功耗设计技术都可以归结到通过减小上面的参数来达到低功耗的目的。基于上述考虑，本文利用HSPICE软件分别对半静态、多阈值、传输门这3种应用于双边沿触发

2、器的低功耗技术进行了分析，并基于分析结果对这3种技术进行低功耗原理剖析和优缺点归纳。 【关键词】 CMOS，低功耗，双边沿触发器，多阈值，半静态27AbstractComparative analysis and simulation of flip-flops with low-power【Abstract】 Because of the size of CMOS is getting smaller and smaller, how to reduce the power consumption of circuit has become a Salient problem in the

3、process of designing the large scale integrated circuit. Flip-flop as one of the core circuit of large scale integrated circuit, its low-power design is particularly important. Because the power consumption of the CMOS circuit is determined by current, load capacitance, voltage, clock frequency and

4、switching activity, so most of flip-flops low-power design is be achieved by reduce these parameters. Based on the above considerations, Low-power technology of the double edge trigger flip-flop like semi-stat, multithreshold and transmission gate has been analyzed in this article. And elaborate on

5、their principles and summarize their advantages and disadvantages.【Key Words】 CMOS，low power，Double edge-triggered flip-flop，multithreshold，Semi-stat 目录目录第1章 绪论11.1引言11.2触发器低功耗研究概况11.2.1研究的背景及意义21.2.2国内外发展现状21.3本文研究的内容和主要工作31.4本章小结3第2章 触发器低功耗分析相关理论介绍42.1 CMOS电路42.1.1 CMOS电路的主要参数42.1.2 MOS管42.1.3 CMO

6、S反相器62.2 CMOS电路功耗来源72.2.1动态功耗72.2.2静态功耗82.2.3 CMOS电路总功耗分析82.3 CMOS电路常用低功耗技术及其原理82.3.1低电源电压电路设计技术92.3.2降低CMOS的电路开关活动性92.3.3冗余抑制电路设计技术92.4触发器工作特点及性能参数102.4.1触发器的工作特性102.4.2触发器性能参数102.4.3单/双边沿触发器112.5本章小结11第3章基于HSPICE的计算机模拟123.1 HSPICE模拟流程123.1.1 HSPICE电路模拟过程123.1.2 HSPICE的输入与输出文件133.2关键语句133.3本章小结14第4

7、章三种低功耗触发器的仿真及分析154.1半静态双边沿D触发器154.1.1工作原理及仿真结果154.2多阈值双边沿D触发器174.2.1工作原理及仿真结果174.3基于传输门的双边沿触发器204.3.1工作原理及仿真结果204.4三种触发器的仿真结果对比分析224.5本章小结23结论24参考文献25附录27致谢36 图目录图目录图2.1 N沟道MOS管5图2.2 P沟道MOS管5图2.3 MOS管开关电路6图2.4 COMS反相器7图3.1 HSPICE程序设计流程图12图4.1 半静态低功耗双边沿D触发器原理图15图4.2 半静态低功耗双边沿D触发器瞬时波形16图4.3 半静态低功耗双边沿D

8、触发器延迟仿真结果16图4.4 半静态低功耗双边沿D触发器瞬时能耗曲线17图4.5 多阈值双边沿触发器原理图18图4.6 多阈值双边沿触发器RS的设置18图4.7 多阈值双边沿触发器瞬时波形19图4.8 多阈值双边沿触发器延迟仿真结果19图4.9 多阈值双边沿触发器能耗曲线19图4.10 基于传输门的双边沿触发器原理图20图4.11 基于传输门的双边沿触发器瞬时波形21图4.12 基于传输门的双边沿触发器延迟仿真结果21图4.13 基于传输门的双边沿触发器能耗曲线21图4.14 三种低功耗触发器的瞬时能耗曲线对比22表目录表目录表2.1 两种类型MOS管的特点6表4.1 三种低功耗双边沿触发器

9、的模拟仿真结果比较22 第1章 绪论第1章 绪论1.1引言在大规模集成电路设计中，随着现代CMOS工艺的尺寸越来越小，低功耗问题越来越突出。作为现代大规模集成电路中核心电路之一的触发器的低功耗显得尤为重要，因为有资料表明，时钟网络这一块电路的功耗占整个芯片功耗的20%-50%之多1。而其中触发器所消耗的功耗有占时钟网络功耗的90%。因此通过降低触发器功耗达到降低芯片总功耗显得非常的重要。现在的CMOS工艺已经进入深亚微米时代，以前不被关注的静态功耗也成为了低功耗设计的挑战。因此，静态功耗和动态功耗均成为了我们低功耗研究的重点。CMOS电路的功耗与CMOS电路的漏电流，负载电容，电压，时钟频率及

10、开关活动性有关，因此在低功耗CMOS触发器设计过程中，许多低功耗设计技术都可以归结到通过减小上面的参数来达到低功耗的目的。目前，采用较多的低功耗技术主要有采用半静态技术来降低冗余电路，从而降低功耗，采用多阈值器件，实现在关断时功耗的降低，采用传输门减少时钟信号的浪费。基于上述考虑，论文选取了多阈值低功耗触发器2、高新能半静态双沿触发器3、基于传输门的低功耗触发器4这3种各具特点的低功耗触发器进行逻辑结构的分析。并使用HSPICE软件对这3个触发器进行计算机模拟，通过模拟结果得出他们的延迟，功耗等参数进行比较分析。1.2触发器低功耗研究概况随着大规模集成电路技术的不断进步，电路系统对低功耗和高速

11、度的需求不断提高。触发器作为CMOS电路系统的重要组成部分，电路设计者们对触发器性能参数的要求也越来越严格，一个优秀的触发器应该具有功耗低、延时短、晶体管数目少，噪声容限大和抗干扰性强等特征，在这其中，拥有更短的延时和更低的功耗是衡量一个优秀的触发器设计最重要的指标5。1.2.1研究的背景及意义50年前，当Jack Kilby展示那个小小的只有几个晶体管、二极管、电容、电阻组成的完整电路时，没人能预料到如今它已在我们的生活中无处不在。毫无疑问，这个发明改变了我们的生活同时也开创了一个新的集成电路时代。现如今，随着集成电路技术的飞速发展，集成电路芯片的规模日益扩大，电路的集成度也在提高。然而，集

12、成度和工作频率的大幅增加使得集成电路功能更加强大，应用更加广泛的同时也使得电路系统的功率大幅增加。这使得寻求降低芯片功率损耗的低功耗设计技术成为当今集成电路设计的一个重点项目。触发器（Flip-Flop）是一种可以存储电路状态的电子元件，广泛应用于计数器、运算器、存储器等电子部件。在CMOS集成电路的时序逻辑电路中，触发器是电路实现逻辑功能必不可少的一个环节，同时也是降低整个CMOS集成电路功耗的突破口6。所以，触发器的低功耗设计一直是国内外专家学者研究的热点课题，各式各样的低功耗触发器被设计出来并在各个领域得到实际应用。同时，低功耗触发器比较分析及计算机模拟要涉及电子信息工程专业的许多课程，

13、包括模拟电路、数字电路等，在分析研究过程中需要应用许多所学的专业知识。因此，选择低功耗触发器比较分析及计算机模拟作为此次毕业设计的课题具有现实的意义。1.2.2国内外发展现状先前，国内外在低功耗触发器的研究中，大部分方案通过控制时钟信号来减少触发器的动态功耗。但是这个类型的设计的往往时钟信号产生电路都比较复杂，增加额外功耗7。现如今，一些设计开始通过优化触发器的设计来减少漏电流从而减少触发器功耗。随着集成电路技术的提高，电路的漏电流越来越大，直接造成了漏电流功耗迅速增大。因此，越来越多的专家学者将目光投向了静态功耗的研究，从而产生了一些设计通过优化触发器的设计来减少漏电流，从而减少触发器的静态

14、功耗。总的来说，在迅猛发展的集成电路技术的推动下，低功耗触发器的研究也一直处在高速发展的阶段。同时，低功耗触发器技术的发展趋势是和集成电路技术的发展趋势保持一致的，即朝着更高的速度和性能方向发展。推动低功耗触发器发展的主要动力是人们对更强大的性能、更高的工作效率以及更小的封装体积的追求。在设计思路上，低功耗触发器的研究设计正在向着多元化的方向发展。其他相关领域的技术和理念也被设计者们尝试着融入到触发器的设计中去；在触发器性能的实现上，低功耗触发器的设计正在向着高速化的方向发展。专家学者们在保证实现低功耗设计要求的前提下，都把提高电路速度作为一个重要目标。1.3本文研究的内容和主要工作在本次课题

15、的研究的过程中，掌握使用HSPICE对选定的多阈值低功耗触发器、高新能半静态双沿触发器、基于传输门的低功耗触发器这3种各具特点的低功耗触发器进行电路模拟与分析是工作的重点。因此，在本文的第三章将介绍一些在本次研究中用到的HSPISE相关知识。同时，对上述三种触发器的HSPICE仿真结果和分析过程作为本次研究的重点及主要工作将在本文的第四章得到体现。然后，如何正确合理的对不同CMOS双边沿触发器的功耗、速度等作仿真比较，并做出正确合理的分析与总结则是本次课题研究的难点。这是因为不同的低功耗触发器设计有着不同的电路结构和设计原理。要对这些低功耗触发器在功耗、速度等方面进行比较和优缺点解析需要在熟练

16、掌握HSPICE使用方法的基础上对CMOS电路原理、CMOS双边沿触发器原理等知识有一定的理解。因此，COMS电路和触发器的工作特点和主要性能参数，以及单/双边沿触发器的功耗比较分析，COMS电路的功耗构成、分析方法和一些常用的低功耗技术等将作为本次研究的理论基础在本文的第二章中得到阐述。1.4本章小结本章首先介绍了触发器低功耗研究的背景和意义，然后介绍了此项研究目前在国内外的发展现状，最后介绍了本人在此次研究中所做的主要工作及本文的主要结构。参考文献第2章 触发器低功耗分析相关理论介绍2.1 CMOS电路CMOS是单词的首字母缩写，代表互补的金属氧化物半导体，它指的是一种特殊类型的电子集成电

17、路(IC)。CMOS可以作为学习在电子网络中如何实现逻辑功能的工具。CMOS它允许我们用简单的概念和模型来构造逻辑电路。而理解这些概念只需要基本的电子学概念8。2.1.1 CMOS电路的主要参数（1）输出高电平与输出低电平 ：CMOS门电路的理论值为电源电压；的理论值为0V。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大，接近电源电压值。（2）阈值电压：CMOS电路输出高低电平的过渡区很陡，阈值电压约为/2。（3）抗干扰容限：CMOS的关门电平为0.45，开门电平为0.55。因此，其高、低电平噪声容限均达0.45。其他CMOS门电路的噪声容限一般也大于0.3，电源电压越大，其抗干扰能力越强

18、。 （4）传输延迟与功耗：CMOS电路的功耗很小，一般小于1 mw/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。2.1.2 MOS管二极管、三极管均是双极型晶体管，主要是通过电流来控制管子的开关状态，而MOS管是金属氧化物半导体场效应管，其通过电压来控制管子的工作状态。以微处理器、存储器和大规模可编程逻辑器件为代表的新型的MOS电路，无论从集成度、工作速度及功耗和抗干扰能力来看，都远远优于双极性逻辑器件。MOS管分为N沟道增强型（如图2.1）和P沟道增强型（如图2.2）。DNPNSDB衬底SGGB图2.1 N沟道MOS管PNPG

19、DSBDSB衬底G图2.2 P沟道MOS管下面以N沟道增强型MOS管为例，来说明MOS管作为开关的电路原理：将NMOS管接成如图2.3所示的开关电路，=，=，且设为N沟道增强型MOS管的开启电压。（1）当=0，>0时，G与B构成平板电容器，当增加到时，在D与S之间形成反型层导电沟道。（2）当>，>0时，将漏极电流，在导电沟道中产生降压，平板电容器近源极电压最大为，沟道最深，近漏极端电压最小=-；当增加到=-时，漏极端的沟道厚度减小到近似为0，沟道预夹断；当继续增加到>-时，漏极端的沟道厚度近似为0，沟道预夹断，且夹断点会略向漏极方向移动。SB图2.3 MOS管开关电路两

20、种类型MOS管的特点如表2.1所示：表2.1 两种类型MOS管的特点基片材料漏源材料导电沟道类型开启电压栅极工作电压漏源工作电压其他特点P沟道增强型N型P型空穴负负负易做，速度慢N沟道增强型P型N型电子正正正载流子为电子，电子迁移率高，速度快2.1.3 CMOS反相器CMOS反相器电路图如图2.4所示，它由一个P沟道增强型MOS管和一个N沟道增强型MOS管通过串联而成，通常用P沟道MOS管作为负载管，N沟道MOS管作为开关管。图2.4 CMOS反相器当输入为低电平时，输出为高电平；当输入为高电平时，输出为低电平。COMS反相器输出端与输入端之间的逻辑关系为。2.2 CMOS电路功耗来源CMOS

21、 电路的功耗可以分成静态功耗和动态功耗两种。其中，动态功耗包括短路电流引起的短路功耗、通路延时引起的竞争冒险功耗和信号跳变时负载电容产生的功耗9；静态功耗主要是由电路中的漏电流引起的功耗，电路中的漏电流主要包括3个部分：亚阈漏电流，栅极漏电流，源漏级反偏漏电流10。2.2.1动态功耗动态功耗是在电路的工作状态发生变化时产生的，它主要包括3个部分：（1）信号跳变时负载电容产生的功耗；（2）通路延时引起的竞争冒险功耗；（3）电路瞬间导通引起的短路功耗。其中信号跳变时负载电容产生的功耗是指当反相器的输入信号为理想阶跃波型时，纯电容负载充点、放电所产生的功耗。它又可以称为交流开关功耗，是CMOS电路动

22、态功耗的最主要部分。其值可由公式（2.1）表示： （2.1）式中，为开关系数（每个时钟周期中发生状态变化器件的个数），为负载电容，为电路的工作频率，为电路的电源电压值。当反相器输入信号为非理想阶跃波型时，在输入信号的上升沿或下降沿瞬间，会出现P 型管和N 型管同时导通的情况，因为这个原因所产生的功耗称为直流开关功耗或短路功耗。其值可由公式（2.2）表示： (2.2)式中，为电路的电源电压值，为短路电流值。2.2.2静态功耗在以前的很长一段时间里，动态功耗一直是电路总功耗的主要部分，静态功耗则很少有人关注到。然而，随着电路工艺进入深亚微米或者更深的纳米阶段后，漏电流带来的静态功耗开始在集成电路总

23、功耗中占有了很重要的部分11。电路中的漏电流主要分成3种：亚阈漏电流，栅极漏电流，源漏级反偏漏电流。它们所带来的静态功耗值可由公式（2.3）表示： （2.3）式中，为电路的电源电压值，为漏电流的值。2.2.3 CMOS电路总功耗分析因为任何电路的能耗均来自电源所提供的能量，所以我们抛开具体的电路结构而从电路的电源出发来考虑电路的总体功耗12。所以只要我们测得电流，则系统的平均功耗、瞬时功耗以及总能耗即可按公式2.4，公式2.5以及公式2.6计算得之： （2.4） （2.5） （2.6）2.3 CMOS电路常用低功耗技术及其原理CMOS电路的低功耗实现主要从影响电路功耗的相关因素出发进行研究并设

24、计电路的。随着CMOS电路低功耗设计的研究不断的深入，目前可以通过下文介绍几种技术实现CMOS电路低功耗设计。2.3.1低电源电压电路设计技术降低电路的电源电压是一个最有效的降低CMOS电路功耗的方法13。而降低电源电压，最有效的方法是改进工艺，一旦管子的特征尺寸减小，所需的电源电压就会下降。但是在工艺一定的情况下，将电源电压降低，就会影响到电路的性能。而为了能保证电路的性能，降低电源电压，则必然会降低MOS管的阈值电压，从而增加了电路的亚阈漏电流，增大了漏电流功耗。2.3.2降低CMOS的电路开关活动性开关动态功耗是电路的主要动态功耗。在降低电源电压这一最有效降低功耗的技术的实现受到电路性能

25、的限制时，集成低功耗电路设计者在降低电路动态功耗时注意到了如何降低电路的开关活动性。这要在保持电路正确逻辑功能的前提下采取附加的手段实现，比如消除电路的冗余跳变：在一个周期内系统中部分不参与工作的电路自动断电和停止这部分的时钟，处于休眠状态等。2.3.3冗余抑制电路设计技术冗余抑制技术主要是根据一个冗余检测信号，来确定电路是否有冗余状态，通过冗余抑制结构电路来抑制电源或锁定输入信号，从而使电路处于休眠状态，减小了电路的开关活动性，减小一些不必要的状态发生。在设计实现冗余抑制技术事需要外加一定的硬件条件，这其中一个重要的方面就是应用门控时钟技术。冗余抑制技术在CMOS电路中的两种主要应用原理是：

26、（1）当时序电路中出现冗余条件，冗余检测及冗余抑制电路将先于时钟触发边沿捕获冗余抑制信号并锁定冗余的触发器时钟，从而抑制时钟无效的触发行为。（2）当电路的状态分配中经常出现冗余态，高优先权信号作用于电路时，其他低优先权信号即处于冗余状态，采用抑制冗余措施防止它们的跳变，从而降低功耗。2.4触发器工作特点及性能参数能够储存一位二值信息的基本单元称为双稳态触发器，简称触发器。他的显著特点是具有记忆功能。一个触发器能记住1位二值信号（0或1），n个触发器组合在一起就能记忆n位二值信号。2.4.1触发器的工作特性（1）它有两个能自行保持的稳定状态：触发器有两个输出端，分别记作和，其状态是互补的：=1，

27、=0是一个稳定状态，称为1态；=0，=1是另一个稳态状态，称为0态；其他情况如=0或=1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。（2）在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。（3）在输入信号取消后，能够将得到的新状态保存下来，即记忆这一状态。2.4.2触发器性能参数（1）时间参数：描述触发器的时间参数主要有建立时间，保持时间和时钟到输出的延迟时间。时钟到输出的延时是指时钟跳变沿到输人数据传输到输出的延时；建立时间是指时钟跳变之前数据必须有效的时间；保持时间是在时钟跳变之后数据必须仍然有效的时间14。（2）功耗参数：触发器的功耗由4部分

28、组成：短路电流功耗，开关过程功耗，静态功耗。电压越低时，短路功耗的消耗就越少；电压越高，亚域漏电流功耗越少。但是随着电压的增高，短路功耗的增加的程度比亚域漏流功耗减少的程度要大；对于开关功耗，当转换频率一定时，电压越高，消耗的功耗越高。所以，总的来说降低电压能减少功耗15。2.4.3单/双边沿触发器在时序电路中时钟功耗占了整个电路功耗的绝大部分，因为时钟信号是时序电路里唯一一直在跳变的信号。此外，时钟信号的负载也总是电路里面最大的。因此减少时钟功耗将可以大幅度降低整个电路的总功耗。时钟信号在一个周期内要跳变二次，而电路的其它节点在不计信号竞争冒险时最多只跳变一次16，这个结果是单边沿触发器的工

29、作特点所决定的，单边沿触发器只对时钟某个特定的跳变方向( 上升沿/下降沿) 敏感。这样另一个跳变方向的时钟跳变纯属一种冗余跳变，而它对应的大量功耗也纯属浪费。试想，如果触发器能对时钟信号的二个跳变方向均敏感，则原来冗余跳变的时钟信号将被有效利用，这便是双边沿触发器的设计思想。与单边沿触发器相比，双边沿触发器的优势十分明显。首先，采用双边沿触发器后，在保持原有的数据传输速率的条件下，时钟信号的频率可以减半，由此就可以降低集成电路的功耗。此外，如果保持原有的时钟频率不变，则系统处理数据的速度将加倍，从而提高系统的效率。但是另一方面，双边沿触发器要比相应的单边沿触发器电路结构更复杂。复杂的电路结构不

30、但占用了更多的芯片面积，而且增加了电路内部节点数和节点电容。这反过来又将增加电路的功耗。因此，如何减少为了实现双边沿触发而增加的电路面积和功耗是双边沿触发器设计中所必须解决的问题。2.5本章小结本章简略的介绍了COMS电路和触发器的工作特点和主要性能参数，以及单/双边沿触发器的优劣分析。此外本章还重点介绍了COMS电路的功耗构成、分析方法和一些常用的低功耗技术。这些都是本次专题研究的重要理论基础。第3章基于HSPICE的计算机模拟3.1 HSPICE模拟流程HPICE软件主要用于模拟电路的仿真。模拟电路仿真工具是以电路理论、数值计算方法和计算机技术为基础实现的，由于模拟电路在性能上的复杂性和电

31、路结构上的多样性，对仿真工具的精度、可靠性、收敛性以及速度等都有相当高的要求。HSPICE程序由于收敛性好，适于做系统及电路仿真，又有工作站版和微机版本，在国内外的用户十分广泛17。3.1.1 HSPICE电路模拟过程用HSPICE进行电路分析时，各个程序模块之间的关系和设计流程如图3.1所示：图3.1 HSPICE程序设计流程图电路的模拟过程描述如下：我们首先要选择合适的工艺，并调用该工艺所提供的库文件。该库文件中应包含用该工艺制得的三极管的各个参数值，如单位漏电流，基区方块电阻值等。有源器件，如三极管，它们的尺寸是根据工艺的最小尺寸及电路的指标要求来设定的，如发射区、基区和集电区的面积。这

32、样，在模拟时，HSPICE便会自动根据库文件和尺寸计算出具体各管子的参数。电容值的确定则是先测量它们的尺寸，然后根据所选工艺的面电容的值计算得出。将参数生成完毕以后，我们还要在网表文件输入激励源和分析语句。输入信号根据实际情况用调用相应的信号。分析语句则根据不同的需要选用。在此次研究中，我们主要使用的是静态工作点分析.op语句。3.1.2 HSPICE的输入与输出文件1.HSPICE输入文件配制文件 meta.cfg；初始化文件hspice.ini；直流工作点初始化文件<design>.ic；输入网表文件<design>.sp；库输入文件<library_name

33、>；模拟转移数据文件<design>.d2a2.HSPICE输出文件输出列表.lis或由用户自己定义；瞬态分析结果.tr；瞬态分析测量结果.mt；直流分析结果.sw；直流分析测量结果.ms；交流分析结果.ac；交流分析测量结果.ma；硬拷贝图形数据.gr；数字输出.a2d；FFT分析图形数据.ft；子电路交叉列表.pa；输出状态.st；工作点节点电压（初始条件）.ic 3.2关键语句（1）画出瞬态仿真波形：.PROBE TRAN瞬态仿真参数输入：.TRAN 2e-9 10e-6 START=0.0 （2）测量电路平均功耗：.MEAS TRAN AvgPower AVG P(v

34、0) FROM=0us TO=10us（3）子电路定义语句：.subckt inv_hpdff1 GND vdd clk out（4）MOS管定义语句：m6 out clk GND GND nch l=300e-9 w=2e-6 m=1 ad=960e-15 as=960e-15 pd=4.96e-6 ps=4.96e-6 nrd=135e-3 nrs=135e-3 （5）输入时钟信号源：vclk clk GND PULSE 1.8 0 5e-6 1e-9 1e-9 20e-9 40e-9 3.3本章小结本章介绍了HSPICE的一些基本概念和本次研究中的基本流程和关键语句。对HSPICE的调研

35、、掌握是本次研究的重点也是难点。第4章三种低功耗触发器的仿真及分析4.1半静态双边沿D触发器半静态双边沿D触发器是基于静态结构双边沿触发器和动态结构双边沿触发器优缺点而被提出来的。由于静态触发器具有不需要刷新的优点，而动态触发器具有电路结构简单的特点。因此，如果择其两者优点，采用静态结构和动态结构混合的方法来设计触发器，依照这个理念设计出来的触发器与以往的静态结构触发器相比，具有结构简单，占用电路面积小，功耗低的特点。而与以往的动态触发器相比，又具有静态触发器不需要刷新的优点。从而达到减少额外的辅助电路及相应功耗的目的3。4.1.1工作原理及仿真结果半静态双边沿D触发器结构如图4.1所示。本电

36、路在HSPICE仿真时采用工艺为TSMC 18 CMOS工艺。工作电压1.8V。电路在计算机模拟过程中的主要器件参数为：反相器： PMOS：W=2u，L=180n ；NMOS：W=2u，L=300n M6、M7、M8、M9：W=2u，L=250n；M11、M12：W=4u，L=250n本电路中所用晶体管个数总和为15个。图4.1半静态低功耗双边沿D触发器原理图电路的低功耗工作原理为：当CLK为低电平变为高电平时，M7和M8导通，M6和M9 截止，由于CMOS电路具有电容特性，此时反相器I2处于存储状态，它存储的数据通过M8被锁存在Latch中并输出。由于M7 导通，此时反相器I1处于接受数据的

37、状态。I1的输出随着D的变化而变化。但是由于M6 和M9截止，所以输出数据D的变化不会引起触发器的输出的变化，从而实现上跳触发功能。当CLK由高电平变到低电平时，M6和M9导通。 此时，I2 处于接受数据状态，I1 处于存储状态，I1存储的数据经M9锁存在Latch中并输出，因M7和M8截止，使得输入数据D的变化同样不会引起触发器输出的变化，从而实现下跳触发的功能。经HSPICE 模拟后得到的瞬时波形如图4.2所示：图4.2 半静态低功耗双边沿D触发器瞬时波形由图4.2可以看出当CLK信号的上升沿和下降沿，输出端Q都很好的跟随了输入端D的信号。并且正确的实现了触发器的逻辑功能。在图4.2得到的

38、瞬时波形的基础上，在CLK信号的上升沿和下降沿，放大输出Q的波形跟随D的变化，以此得到触发器电路的上升沿和下降沿的延迟数据如图4.3所示。图4.3 半静态低功耗双边沿D触发器延迟仿真结果由图4.3可知，半静态低功耗双边沿D触发器的平均延迟时间为805ps。同时，在该电路的HSPICE仿真过程中，我们可以很方便的提取到功耗分析所需的瞬时电流 ，并通过公式2.4求出平均功耗为951uw。并且通过公式2.5得到瞬时能耗曲线如图4.4所示。图4.4半静态低功耗双边沿D触发器瞬时能耗曲线4.2多阈值双边沿D触发器由于静态功耗的不可忽视，而多阈值CMOS技术是一种降低电路漏电流功耗的有效方法，从而降低静态

39、功耗。它通过接入高阈值MOS管来抑制低阈值模块的漏电流，能有效地实现冗余抑制2。4.2.1工作原理及仿真结果多阈值双边沿D触发器的电路结构如图4.5所示，本电路在HSPICE仿真时采用工艺同样为TSMC 18 CMOS工艺。工作电压1.8V。电路在计算机模拟过程中的主要器件参数为：反相器：PMOS：W=2u，L=180n；NMOS：W=2u，L=300n 低阈值反相器：I19、I20、I21、I22：PMOS：W=2u，L=250n；NMOS：W=2u，L=500n 传输门PMOS：W=2u，L=180n；NMOS：W=2u，L=300n 高阈值NMOS :M1、M6、M7、M9：W=2u，L

40、=500n 高阈值PMOS :M15、M60、M30、M16：W=2u，L=250n本电路所用晶体管个数总和为32个。图4.5多阈值双边沿D触发器原理图电路的低功耗工作原理为： 当触发器在进行预置 ( R=0或S=0 ) 时，则低阈值部分的电路就不工作，高阈值NM0S管断开，同时高阈值PMOS管用来实现触发器的预置功能。当S=0，R=1时，则触发器置为“1”状态；当S=1，R=0 ，则触发器复位为“0”状态。本图例中将R，S置“1”。R，S的设置如图4.6所示。当R，S同时为高电平时，低阈值反相器正常工作，即高阈值NMOS导通使低阈值反相器负端接地。此时，当CLK由低变为高时，传输门I13，I

41、4和I14导通，I3，I5和I15截至，数据传输到反相器I21存储，由于I15截至，所以不影响输出端Q的变化，I14导通则将所存在反相器I19输出端的数据输出；当CLK由高变为低时，传输门I13，I4和I14截至，I3，I5和I15导通，数据传输到反相器I19存储，由于I14截至，所以不影响输出端Q的变化，I14导通则将所存在反相器I21输出端的数据输出。在触发器不需要工作的时候，由于高阈值NMOS的存在，反相器彻底截至，从而降低了静态漏电流，从而降低了功耗。图4.6 多阈值双边沿D触发器RS的设置经HSPICE 模拟后得到的瞬时波形如图4.7所示：图4.7多阈值双边沿D触发器的瞬态仿真波形由

42、图4.7可以看出当CLK信号的上升沿和下降沿，输出端Q都很好的跟随了输入端D的信号。并且正确的实现了触发器的逻辑功能。同时，在图4.7得到的瞬时波形的基础上，在CLK信号的上升沿和下降沿，放大输出Q的波形跟随D的变化，以此得到触发器电路的上升沿和下降沿的延迟数据如图4.8所示。由图可得，多阈值双边沿D触发器平均延迟为364Ps。图4.8多阈值双边沿D触发器延迟仿真结果同时，在该电路的HSPICE仿真过程中，我们可以很方便的提取到功耗分析所需的瞬时电流 ，并通过公式2.4求出平均功耗为1034uw。并且通过公式2.5得到瞬时能耗曲线如图4.9所示。图4.9 多阈值双边沿D触发器瞬时能耗曲线4.3

43、基于传输门的双边沿触发器4.3.1工作原理及仿真结果基于传输门的双边沿触发器的电路结构如图4.10所示，本电路在HSPICE仿真时采用工艺同样为TSMC 18 CMOS工艺。工作电压1.8V。电路在计算机模拟过程中的主要器件参数为：反相器：PMOS：W=2u，L=180n；NMOS：W=2u，L=300n 传输门PMOS：W=2u，L=180n；NMOS：W=2u，L=300n M0，M1，M2，M3：W=2u，L=250n本电路所用晶体管总数为20个。图4.10基于传输门的双边沿触发器原理图电路的低功耗工作原理：当CLK由低电平变为高电平时，传输门I14,I3导通，I1和I2截至，NMOS

44、M1和M2截至，输入端D的数据经I14锁存到反相器I5的输出端，由于I2截至，输入信号不会经过此通路影响到输出端。I1截止，所以D端并不能输入到反相器I13，I3导通则使得之前锁存到I13的数据输出到输出端Q；当CLK由高电平变为低电平时，传输门I14,I3截至，I1和I2导通，NMOS M0和M3截至，输入端D的数据经I1锁存到反相器I13的输出端，由于I3截至，输入信号不会经过此通路影响到输出端。I14截止，所以D端并不能输入到反相器I5，I2导通则使得之前锁存到I5的数据输出到输出端Q。用HSPICE软件仿真得到的瞬态仿真波形如图4.11所示：图4.11基于传输门双边沿D触发器瞬态波形由

45、图4.11可以看出，当CLK信号的上升沿和下降沿，输出端Q都很好的跟随了输入端D。并且实现了上述工作原理。同时，在图4.11得到的瞬时波形的基础上，在CLK信号的上升沿和下降沿，放大输出Q的波形跟随D的变化，以此得到触发器电路的上升沿和下降沿的延迟数据如图4.12所示。由图可得，多阈值双边沿D触发器平均延迟为217Ps。图4.12基于传输门双边沿D触发器延迟仿真结果图同时，在该电路的HSPICE仿真过程中，我们可以很方便的提取到功耗分析所需的瞬时电流 ，并通过公式2.4求出平均功耗为1157uw。并且通过公式2.5得到瞬时能耗曲线如图4.13所示。图4.13基于传输门双边沿D触发器的瞬态能耗曲

46、线4.4三种触发器的仿真结果对比分析通过对上述三种低功耗双边沿触发器的模拟仿真结果的汇总，我们得到了表5.1。表4.1 三种低功耗双边沿触发器的模拟仿真结果比较半静态多阈值电压传输门所用MOS管数153220上升沿延迟834ps553ps156ps下降沿延迟776ps174ps278ps平均延迟805ps364ps217ps平均功耗951uw1034uw1157uw同时，将3种低功耗触发器的瞬时功耗曲线如图4.14进行比较：其中，红色曲线代表基于传输门的低功耗触发器的能耗曲线，紫色曲线代表多阈值双边沿D触发器的能耗曲线，绿色曲线代表半静态低功耗双边沿D触发器的能耗曲线。图4.14三种低功耗触发

47、器的瞬时能耗曲线对比通过对表4.1和图4.14的数据结合三种触发器各自的电路结构的对比分析得到一下分析结论：半静态双边沿触发器拥有最少的器件，有效的减小了电路冗余和寄生电路中的电容，但是延迟时间远远大于多阈值双边沿触发器。在功耗上半静态双边沿触发器最小。多阈值电压延迟时间较短，但是需要更多的器件，增加了面积，并且多阈值双边沿触发器还需要R,S两个信号，增加了时钟信号，增加了功耗。基于传输门的低功耗触发器具有中等数量的器件，最快的速度，中等的功耗，实现了速度，器件，功耗的有效折中。在表5.1中可以看到，传输门双边沿触发器具有较高的功耗，说明传输门双边沿触发器在静态的时候功耗比较高，而多阈值双边沿

48、触发器和半静态双边沿触发器的功耗差的并不多，但是半静态触发器具有更低的静态功耗。4.5本章小结本章展示了多阈值低功耗触发器、高新能半静态双沿触发器、基于传输门的低功耗触发器这3种各具特点的低功耗触发器的延迟和功耗的仿真分析结果。并通过对比总结出了3种触发器的优缺点。结论本文在全面介绍了低功耗触发器的比较分析和计算机模拟所需要掌握的理论知识后，用其对文献2中设计的多阈值低功耗触发器、文献3中设计的高性能半静态双沿触发器和文献4中设计的基于传输门的低功耗触发器进行了工作原理的分析。并且，在调研，自学HSPICE及其相关软件的使用之后，对这3种低功耗触发器在逻辑功能、延迟、能耗三个方面进行了计算机模拟并得出结果。通过分析结果可以看出，上述文献设计的3个低功耗触发器均实现了触发器的基本功能并在低延迟，低功耗