项目七电子密码锁控制电路制作与调试

1、项目七、电子密码锁控制电路制 作与调试 任务一、任务一、电子密码锁控制电路制 作与调试 学习重点学习重点:n1、逻辑代数的表示方法和运算法则。n2、逻辑代数基本公式化简逻辑函数。n3、常用数码显示器件的基本结构和工作原理。n4、译码器的基本功能及使用方法。学习难点学习难点:n1、编码器的基本功能。n2、典型集成译码电路的引脚功能并正确使用。n3、根据功能要求，设计逻辑电路。n4、安装电路，实现逻辑功能。n5、应用译码显示器。任务一、电子密码锁控制电路制作与调试明确目标：n1、熟悉逻辑代数的表示方法和运算法则。n2、掌握逻辑代数基本公式化简逻辑函数的方法，了解其在工程应用中的实际意义。n3、掌握

2、元器件的成型、插装与调试。n4、掌握根据功能要求，设计逻辑电路的方法。操作示范：n1、用逻辑代数基本公式化简逻辑函数。n2、典型集成译码电路的引脚功能并能正确使用。n3、识别集成编码电路的引脚功能并能正确使用。n4、果实结构、果实发育时期及特点。n5、元器件的检测。目录n（一）、逻辑函数化简 n（二）、组合逻辑电路的设计 n（三）、编码器的测试 n（四）、译码器的测试 n（五）、电子密码锁控制电路的制作与调试 （一）、逻辑函数化简1、逻辑代数中的三种基本运算和复合运算三种基本运算：n（1）与运算（逻辑乘）：（一）、逻辑函数化简n（2）或运算（逻辑加）:n（3）非运算（逻辑非）:（一）、逻辑函数

3、化简复合运算：n（1）与非运算与非运算:与非运算是与运算和非运算的组合，先进行与运算，再进行非运算。n（2）或非运算:或非运算是或运算和非运算的组合，先进行或运算，再进行非运算。（一）、逻辑函数化简n（3）与或非运算:与或非运算是与运算、或运算和非运算的组合，先进行与运算，再进行或运算，最后进行非运算。n（4）同或运算:同或逻辑是这样一种逻辑关系，当A、B相同时，输出P为1；当A、B不相同时，输出P为0。（一）、逻辑函数化简n（5）异或运算:异或逻辑与同或逻辑相反，当A、B不相同时，输出P为1；当A、B相同时，输出P为0。（一）、逻辑函数化简2、逻辑代数的基本公式和基本规律 表1-1列出了逻辑

4、代数的基本公式和基本规律。 以上基本公式也叫布尔恒等式，其正确性均可用真值表证明。 （一）、逻辑函数化简表1-2 异或和同或逻辑运算的基本公式和基本规律 必须说明的是，调换律是同或、异或的特殊规律，它说明等式两边的变量是可以调换的。（一）、逻辑函数化简根据同或和异或重叠律可以推广为：n（1）奇数个A重叠同或运算得A，偶数个A 重叠同或运算得 1。n（2）奇数个A重叠异或运算得A，偶数个A 重叠异或运算得 0。对于同或和异或函数，非运算也可以调换，即（一）、逻辑函数化简3、逻辑代数的常用运算公式和三个规则: 以上各公式在公式法化简中可以消去多余变量和多余乘积项。（一）、逻辑函数化简 逻辑代数的三

5、个规则：n（1）代入规则: 任何一个含有变量A的等式，如果将所有出现变量A的地方都代之以一个逻辑函数F，则等式仍然成立。 利用代入规则可以扩大逻辑代数等式的应用范围。n（2）反演规则: 对于任意一个逻辑函数表达式F，如果将F中所有的“”换为“+”，所有的“+”换为“”，所有的0换为1，所有的1换为0，所有的原变量换为反变量，所有的反变量换为原变量，则得到一个新的函数式为F。F为原函数F的反函数，它是反演律的推广。 利用反演规则可以很方便地求出反函数。（一）、逻辑函数化简n（3）对偶规则: 对于任意一个逻辑函数表达式F，如果将F中所有的“”换为“+”，所有的“+”换为“”； 所有的0换为1，所有

6、的1换为0，则得到一个新的函数表达式F*，F*称为F的对偶式。n 在证明或化简逻辑函数时，有时通过对偶式来证明或化简更方便。 逻辑代数中逻辑运算的规则是“先括号，然后乘，最后加”的运算优先次序。在以上三个规则应用时，都必须注意与原函数的运算顺序不变。（一）、逻辑函数化简4、逻辑函数化简的标准和方法:n所谓化简就是使逻辑函数中所包含的乘积项最少，而且每个乘积项所包含的变量因子最少，从而得到逻辑函数的最简与或逻辑表达式。（1）化简的标准:n与项个数最少;n每个与项中变量个数最少。（2）化简的方法:n公式化简法，又称代数法，利用逻辑代数公式进行化简。它可以化简任意逻辑函数，但取决于经验、技巧、洞察力

7、和对公式的熟练程度。n卡诺图法，又称图解法。卡诺图化简比较直观、方便，但对于5变量以上的逻辑函数就失去直观性。（一）、逻辑函数化简5、逻辑函数的公式法化简:n公式法化简常用以下四种方法：（1）合并法:n常用公式：AB+AB=A，两项合并为一项。（2）吸收法:n常用公式：A+AB=A及AB+AC+BCD.=AB+AC，消去多余项。（3）消去法:n常用公式：A+AB=A+B，消去多余因子。（4）配项法:n常用公式：A+A=1，将某乘积项乘以（A+A），一项展开成两项，或利用公式AB+AC=AB+AC+BC，配BC项。配项的目的是为了和其他乘积项合并，以达到最简的目的。（一）、逻辑函数化简6、卡诺图

8、化简:（1）用卡诺图表示逻辑函数的方法:n所谓卡诺图就是将n变量的全部最小项各用一个小方格表示，最小项按循环码（即相邻两组之间只有一个变量取值不同的编码）规则排列组成的方格图。图（a）和（b）分别为3变量函数和4变量函数的卡诺图。n变量的卡诺图可以表示n变量的逻辑函数。若，则在卡诺图对应的mi最小项的方格中填1，其余填0。（一）、逻辑函数化简（2）卡诺图合并最小项规律:n将2i个相邻的1格进行合并（卡诺图中加圈表示），合并成一项，该乘积项由（ni）个变量组成。（3）卡诺图化简的基本步骤:n作出描述逻辑函数的卡诺图;n圈出没有相邻的1格;n找出只有一种合并可能的1格，从它出发，把含有2i个相邻1

9、格圈在一起，构成一个合并乘积项;n余下没有被包含的1格有两种或两种以上合并可能，选择既能包含全部1格又使圈数最少的合并方法，使卡诺图中全部1格均被覆盖。（一）、逻辑函数化简（4）具有无关项的逻辑函数化简:n对应于输入变量的某些取值下，输出函数的值可以是任意的(随意项、任意项)，或者这些输入变量的取值根本不会（也不允许）出现(约束项)，通常把这些输入变量取值所对应的最小项称为无关项或任意项，在卡诺图中用符号“”表示。n因为无关项的值可以根据需要取0或取1，所以在用卡诺图化简逻辑函数时，充分利用无关项，可以使逻辑函数进一步得到简化。n充分利用无关项化简后得到的结果要简单得多。注意，当圈组后，圈内的

10、无关项已自动取值为1，而圈外无关项自动取值为0。（二）、组合逻辑电路的设计 1、组合逻辑电路概述:n（1）组合电路基本概念：任一时刻的输出状态只取决于该时刻各输入状态的组合，与电路的原状态无关。电路只有从输入到输出的通路，没有从输出到输入的反馈回路。电路由逻辑门构成，不含记忆元件。（二）、组合逻辑电路的设计n组合逻辑电路基本构成单元为门电路，组合逻辑电路没有输出端到输入端的信号反馈网络。假设组合电路有n个输入变量为， m个输出变量为，根据图3-1可以列出m个输出函数表达式：（二）、组合逻辑电路的设计n（2）组合逻辑电路分类:n按组合电路逻辑功能分类：常用的组合电路有加法器、数值比较器、编码器、

11、译码器、数据选择器和数据分配器等。由于组合电路设计的功能可以是任意变化的，所以这里只给出基本功能分类。n按照使用门电路类型分类：有TTL、CMOS等类型。n按照门电路集成度分类：有小规模集成电路SSI、中规模集成电路MSI、大规模集成电路LSI、超大规模集成电路VLSI等。（二）、组合逻辑电路的设计n（3）组合电路的特点：n功能特点：无记忆作用，输出只取决于当前输入，与电路过去的状态无关。n组成特点：能用基本门构成，即任何组合逻辑电路都能用三种基本门实现。n结构特点：电路的输入与输出之间无反馈。（二）、组合逻辑电路的设计2、组合电路分析:n用逻辑函数描述已知的电路，找出输入、输出间的逻辑关系，

12、从而判断电路功能。组合电路的分析步骤：n（1）根据给定的逻辑电路图分析电路有几个输入变量、输出变量，写出输出变量与输入变量的逻辑表达式，有若干个输出变量就要写若干个逻辑表达式；n（2）对所写出的逻辑表达式进行化简，求出最简逻辑表达式；n（3）根据最简的逻辑表达式列出真值表；n（4）根据真值表说明组合电路的逻辑功能。（二）、组合逻辑电路的设计3、组合电路设计:n组合电路的设计是根据实际逻辑问题提出的要求，设计出满足要求的最简单或者最合理的组合电路。实现逻辑电路的方法有多种，采用小规模、中规模以及可编程逻辑器件，采用的器件不同，其设计方法有所不同，但是设计过程中对基本逻辑问题的描述、设计思路有其共

13、性。（二）、组合逻辑电路的设计设计步骤如下：n（1）根据设计要求，确定组合电路输入变量个数及输出变量个数；n（2）确定输入变量、输出变量。并将输入变量两种输入状态与逻辑0或逻辑1对应；将输出变量两种输出状态与逻辑0或逻辑1对应；n（3）根据设计要求，列真值表；n（4）根据真值表写出各输出变量的逻辑表达式；n（5）对逻辑表达式进行化简，写出符合要求的最简的逻辑表达式；n（6）根据最简逻辑表达式，画出逻辑电路图。（二）、组合逻辑电路的设计4、组合电路的竞争冒险:n（1）组合电路中的竞争冒险现象组合电路中的竞争冒险现象:在组合电路中，信号由不同的途径达到门电路输入端的时间有先有后，这种现象称为竞争。

14、由于竞争可能引起电路输出发生的瞬间尖峰脉冲现象称为冒险。竞争冒险现象将影响电路的工作速度、限制电路的最高工作频率，有时会导致电路无法正常工作。n（2）竞争的类型竞争的类型:有两种类型的竞争可能产生冒险现象，一个门电路的多个输入信号同时变化引起的竞争；一个信号经不同路径传到同一个门的输入端，由于信号到达时间不同引起的竞争。n（3）冒险现象的判断冒险现象的判断:在电路输入端只有一个信号改变的情况下，可根据逻辑表达式，采用代数法和卡诺图法判断组合电路是否存在冒险。n（4）竞争冒险现象的消除竞争冒险现象的消除: 加冗余项；接滤波电容；加选通信号。（二）、组合逻辑电路的设计5、常用组合电路模块的功能:n

15、（1）编码器:n数字系统中常采用多位二进制数码的组合对具有某种特定含义的信号进行编码，完成编码功能的逻辑电路称为编码器。编码器是一个多输入多输出电路，如果需要对m个输入信号进行编码，则需要n位二进制编码，m。常用的编码器有二进制编码器、优先编码器和二十进制编码器等。（二）、组合逻辑电路的设计n（2）译码器:n译码器将二进制代码翻译成具有特定含义的输出信号。常用的译码器有二进制译码器、二十进制译码器和数字显示译码器等。常用的有3线-8线译码器74138、4线-10线8421BCD译码器7442等。（二）、组合逻辑电路的设计n（3）数据选择器:n数据选择器根据地址选择信号从多路输入数据中选择一路送

16、到输出端。数据选择器可等效成一个单刀多掷开关。常用的有4选1数据选择器74153、8选1数据选择器74151。（二）、组合逻辑电路的设计n（4）数值比较器:n数值比较器可以对两个位数相同的二进制整数进行数值比较，判定其大小。常用的有4位二进制数值比较器7485。（二）、组合逻辑电路的设计n（5）加法器:n实现二进制数加法运算的电路有半加器和全加器。将来自低位的进位以及两个1位二进制数相加产生和、进位称为全加；不考虑来自低位的进位的加法运算为半加器。实现半加运算的电路称为半加器，实现全加运算的电路称为全加器，常用的有快速进位4位加法器74283。（二）、组合逻辑电路的设计6、常用组合电路模块的应

17、用:n常用组合电路模块属于中规模集成器件（MSI），其应用主要有几个方面：模块本身功能的使用、模块的扩展、用MSI设计其它功能的组合电路。这里主要总结最后一个方面。（二）、组合逻辑电路的设计n（1）用MSI设计组合电路的步骤:n用MSI器件进行组合电路的设计没有固定的模式和统一的设计方法，通常不用考虑逻辑函数的最简形式。设计步骤的一般原则是：分析设计要求、求逻辑函数、选择适当形式的函数式、画逻辑图。选择的MSI器件不同，其函数的表达形式有所不同，因此需要根据器件的选择，灵活改变逻辑函数的表达方式。n（2）用加法器设计组合电路:n加法器除用作二进制加法运算外，还可以外加一些门电路实现其他算术运算

18、，如减法运算、乘法运算、数码比较、代码转换、BCD码的加减法等。 （二）、组合逻辑电路的设计n（3）用译码器设计组合电路:n由于二进制译码器的n变量输入可以提供2n个输出，且为n变量的全部最小项或全部最小项的非。例如2-4线译码器有输入信号A、B，有4个输出信号Y0、Y1、Y2、和Y3，这4个输出分别是输入信号A、B的全部最小项。n任何组合逻辑函数都可以展开成最小项表达式，因此，用译码器可以实现任意组合逻辑电路。n变量逻辑函数可以用n变量二进制译码器和门电路实现。用译码器实现组合逻辑电路的优点是：不用化简函数，可以直接利用函数的最小项形式；用一个译码器可同时实现多输出函数。（二）、组合逻辑电路

19、的设计n（4）用数据选择器设计组合电路:n选择数据选择器。根据给定组合函数的变量数确定选用何种数据选择器。通常数据选择器地址位数与给定函数的变量个数相等;n确定数据选择器地址端与设计函数输入变量的连接;n求数据选择器数据输入端的表达式;n画出逻辑电路图;用数据选择器实现组合逻辑函数时应注意：n如果设计函数选择不同变量作为数据选择器的地址输入端，将得到不同的设计结果。n用数据选择器实现多输出函数时，每个输出函数都要单独使用一个数据选择器。即数据选择器的数量与输出函数的个数相同。（三）、编码器的测试 1、编码器概述:n编码器是把指令或状态等转换为与其对应的二进制信息代码的电路。一般有m个输入端和n

20、个输出端，满足关系： （三）、编码器的测试2、普通编码器:n根据组合逻辑电路的设计方法，设计3位二进制编码器。真值表如下： （三）、编码器的测试根据真值表写出逻辑表达式：画出逻辑电路图（或门实现）：（三）、编码器的测试3、优先编码器:n8线-3线优先编码器的真值表如下：（三）、编码器的测试n（1） 10- 4线优先编码器74HC147： 74HC147有9路输入信号，4位BCD码输出，因输出端带圈，所以输入输出均为低电平有效。他将09十个十进制数编成4位BCD码，可把输入端的9路输入信号和隐含的不变信号按优先级进行编码，且优先级别高的排斥级别低的。当输入端都无效时，隐含着对0路信号进行编码（输

21、出采用反码输出）。 （三）、编码器的测试n74HC147的功能表（三）、编码器的测试n（2） 8-3线优先编码器74LS148：n74LS148是8-3线优先编码器逻辑符号与外引线排列分别如图所示。共有8个输入信号，且输入低电平有效。三位代码输出端（反码输出）。其中， 为选通输入端，YS为选通输出端， 为优先扩展输出端。 STEXY（三）、编码器的测试n74LS148功能表：（三）、编码器的测试4、测试74LS148的逻辑功能：n74LS148的逻辑功能测试结果 （四）、译码器的测试1、译码器概述：n译码：编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，并给出相应的输出信号。n译码

22、器：实现译码功能的电路。 常用译码器：二进制译码器、二十进制译码器、显示译码器。 （四）、译码器的测试2、3-8线二进制译码器74LS138：n74LS138是3-8线二进制译码器。 （四）、译码器的测试 74LS138译码器有3个使能端。 当 时允许译码，否则禁止译码。A2、A1、A3为3个地址输入端。 为8个输出端。74LS138的功能表如下： 0G , 0 , 112B2AGG0Y7Y（四）、译码器的测试3、7段显示译码器74LS47：n74LS47是驱动共阳极的数码管的译码器。 74LS47输出低电平有效，即输出为输出低电平有效，即输出为0时，对应字段点亮；输时，对应字段点亮；输出为出

23、为1时，对应字段熄灭。时，对应字段熄灭。A、B、C、D接收二进制码输接收二进制码输入，的输出分别驱动入，的输出分别驱动7段译码器的段译码器的af段。段。 （四）、译码器的测试（四）、译码器的测试4、测试译码器74LS47控制管脚 、 和 的功能：LTRBIRBOBI /（五）、电子密码锁控制电路的制作与调试 1、系统框图： （五）、电子密码锁控制电路的制作与调试2、密码输入电路：n电路有十个按键D0-D9，用来控制密码的输入，通过74HC147进行编码，在密码输入有效的时间内，如果十个按键中有按键按下，则CR产生一个脉冲，用于控制密码的输入，74HC147编码后通过四个反相器，把十进制码转为二

24、进制码。S0用于密码输入，按下后开始输入密码，有效时间为十秒。S1用于产生修改密码所需的脉冲，S2用于解锁。 D1D2D3D4D5D6D7D8D9D1D2D3D4D5D6D7D8D9S0S1E0E1E4B0B1B2B3Q0Q1Q2Q3B3B2B1B0S2E2E1E0D0D0Y1CRR01kR11kR21kR31kR41kR51kR61kR71kR81kR91k1112123134152637485910Q09Q17Q26Q314U174HC147NET=D16VCCR101kR111kD2Q5S4U12:AD12Q9S10U12:BD2Q5S4R1U13:A74LS7412U2:A74LS04

25、NET=Q734U2:B74LS0456U2:C74LS041312U2:D74LS0412456U3:A74LS201110U2:E74LS04123U4:A74LS32456U4:B74LS32R121k（五）、电子密码锁控制电路的制作与调试3、密码存储电路：n电路左边四块74LS194用于存储输入密码，右边四块用于存储原始密码，密码的输入通过脉冲CR和E0-E3控制，E0-E3只有一个为高电平，通过四个D触发器控制。 密码存储电路VCCS1Q0Q1Q2Q3E3E2E1E0Q10Q11Q12Q13Q20Q21Q22Q23Q30Q31Q32Q33Q40Q41Q42Q43Q50Q51Q52Q5

26、3Q60Q61Q62Q63Q70Q71Q72Q73Q80Q81Q82Q83CRD03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U1774LS194D03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U1974LS194D03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U2174LS194D03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U2374LS194D03D14D25D36SR2SL7CLK11S0

27、9S110MR1Q015Q114Q213Q312U1874LS194D03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U2074LS194D03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U2274LS194D03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U2474LS194（五）、电子密码锁控制电路的制作与调试n、密码键盘输入控制电路：n密码输入控制电路的时间控制由555构成单稳态电路，当S0按下，产生一个时间约为10秒的脉冲，为密码输入时间。 S

28、0Y1Y3R4DC7Q3GND1VCC8TR2TH6CV5U14555VCCC10.047uFC2100uFR15100kABCD98U2:F74LS04CLK1Q03Q14Q25Q36MR2U16:A74LS3939108U4:C74LS32121311U4:D74LS32电路中用计数器74LS393记录密码输入的次数，若密码输入正确，则产生清零信号，计数清零，若三次输入错误，则Y1产生高电平，锁住密码输入键盘，如果按下S2，则可以产生清零信号，对计数器清零，密码输入键盘解锁。（五）、电子密码锁控制电路的制作与调试5、密码输入控制电路：n电路用于控制键入的密码数据送入寄存器，上电后E0-E3为1000，在密码输入的有效时间，按下一次按键，CR产生一个脉冲，此时第一个寄存器把密码存入，E0-E3由1000变为0100，再按一次密码存入第二个寄存器，E0-E3由0100变为0010，按四次即完成密码的输入。 E0E1E2E4CRE3E4S0D2Q5CLK3Q6S4R1U12:A74LS74D12Q9CLK11Q8S10R13U12:B74LS74D2Q5CLK3Q6S4R1U13:A74LS74D12Q9CLK11Q8S10R13U13:B74LS74（五）、电子密码锁控制电路的制作与调试6、密码显示电路：n电路用于显示输入密码，由于