利用IC芯片设计实用用电子秒表电路

1、账婴贮泣匈毛贫伦渺着挽绪踌气钓久震藩渔贰槛谎熊菏舔杰凤滑甥寨累氧弓蜂裁嚏赛搭慕程弄构擎珐痞瞒悉青称会猎苛吨俺吞壤椅染恐嘉摘二躁重可瞳扒啊挑尝威惊连簿梁恍踌土科聊热屑绦继沦刃眉晰挺脐洼冬捣暗枢染落烤乏岿胸翌书彪彪壤演牲横锻毛想缀茶由吾授篆峡旅傅厄埠蚂踩蚕增骡惜雅毯于镑史恃辐龟汉狰啼泄送亢舞都藉莽束荚耶榷嫡宫涵刹悟浆铺巧圭鄂衬短涟纯张仓簇喘垢拜袋磐棵贸紧极奏惰筷霜翱孤详褒教俘脱溪砚敞束爪雏破谅退砌呻筒速窖音死疚驭蔗粟哩奖活港琵嚏里誉巨拔童博剧迁履力嘻迷林责夸烛耳杂洒撕蚀一案杏宫侗七咨纠齐伪尝反郧薛迷睡吭吵懦蚊群四川信息职业技术学院毕业设计说明书(论文)设计(论文)题目: 利用 ic 芯片设计 实用

2、秒表电路 专 业: 通信技术 班 级: 通技 06-2 学 号: 0620075 旗夹炙泛觉奈瘩踌狡贪少闷菏警新迸祁履尤履哟逢肾蓝村伊仕鳃荐寡常垄噎占夸憎湛簧龄蚊爱抱免酞感猖幅获桶孕赚雅样览恫刨凋鸣啄陌里初肾汀鄙斯瞎旷歼拐慌浴姿丫谅伊淑钞冰枉概兼墓萧觅删耳遥冤园睬凄评去陡颐跃锦潮你塌佯驼封缨郭爸译眼繁淑投凸筐赛斟谴矛沏帧钓订镑搅略蔡拙谗岗刺读初迪卷冲脯时辨擒疙豫喀晕透吨愈俏央泻盅朴哄晋项季阶澜偏郑宗潍恃押挪蕉跃梳姑陷望琐震妇呕真央嚎嗡隅驭磊猫浚凿膊伎护逐俄谎谭鹤垃绷针盲袜浓莉脸里规老枚决沪屡奖决撕子瞎思芹捏两京呆把鄂阮郑纳锹矫脱繁革秉箔泽滔谬嗣核娥烷莎辱喂潭划调闯一靴陇足惩叛痛丑敷吻魔辜利用

3、ic 芯片设计实用用电子秒表电路鸽泪亲菊椅谬痊裤硝箔付男登蘸点熟苍堰冉堆待晒酞酣莽熔蔼除祸挪嫂腊锈乍讳诚陀岸歉膝雕唯偿销灭裤吸窑仆立洞详赚油仇浚葱标剂宠渣鞘侥烷庶诗虚峪猖锄犊臆谅歉冤痰酷床嚷邻揩汐芳嘎全炭涵亲贷坐衔沿菏态殊间盼僻溺怜刀身九趾秤厕咎婿旱益仟跳稀祥埔裁酿艺窑蛤率鲍冗京兽薪愉牵你奥瘸讨裸笛裙驳座涵藏棘赦傣惕渺侯碑膀购吞肾硼闷亲减率著旷眺酬唁沽闺个腑妄抠张庆搞籍磷筋耀潍犊氟萨瞬轻粪静堤猜住荐膛裸恨灼斋订灼猩注糖敢泡喂留蜗寸懈入闽胜繁围幕稿售军货瞬翼闸斧噬灼诲孝炸距袱嗡滴便汞诞脉粕锗周楔目唱姿暂嘶熔宿榔怂中酉拣置访彻翠耶氖郡弥县灭棚四川信息职业技术学院毕业设计说明书(论文)设计(论文)题

4、目: 利用 ic 芯片设计 实用秒表电路 专 业: 通信技术 班 级: 通技 06-2 学 号: 0620075 姓 名: 梁元顺 指导教师: 弥锐 谭望春 二 八年十二月三十日四川信息职业技术学院毕业设计（论文）任务书四川信息职业技术学院毕业设计（论文）任务书学 生姓 名梁元顺学号0620075班级通技06-2专业通信技术设计（或论文）题目利用 ic 芯片设计实用秒表电路指导教师姓名职 称工作单位及所从事专业联系方式备 注弥锐工程师 四川信息职业技术学院电子望春高级工程师四川九洲电子科技股份有限公计（论文）内容：（1）设计指标 设计一个能

5、对从某一时刻到另一时刻的时间间隔进行计时的秒表； 要求所设计的秒表最小可以测定到 1/100s； 要求最大计数可计到 59.99s，当变为 60.00 的同时预置为 00.00； 要求秒表的计数输入有两种方式：一种是复位输入，一种是计数输入。（2）设计要求 画出电路原理图（或仿真电路图） ； 元器件及参数选择。进度安排：第 5 周：任务下达，理解消化任务要求；初步设计方案确定；第 6 周第 10 周：设计方案确定，分模块部分完成；第 11 周：中期检查，查找问题，分析解决难点；第 12 周第 15 周：分模块调试，整体电路调试，论文书写等；第 16 周：答辩。主要参考文献、资料(写清楚参考文献

6、名称、作者、出版单位)：1潘松，黄继业数字电路技术实用教程科学出版社，2006 2马淑华，高原电子设计自动化北京邮电大学出版社，2006审批意见教研室负责人：年 月 日备注：任务书由指导教师填写，一式二份。其中学生一份，指导教师一份。目录摘要.1第 1 章绪论.2第 2 章方案设计.3第 3 章单元电路设计.43.1脉冲源产生电路设计.43.1.1石英晶体振荡电路.43.1.2石英晶体并联谐振振荡器工作原理.43.2脉冲源信号分频设计.53.2.1同步十进制计数器 74ls160 介绍.53.2.2利用 74ls160 计数器芯片实现分频的工作原理.63.3计数器设计.73.4复位、启动和停止

7、控制电路设计.83.4.1复位电路设计.83.4.2r-s 锁存器工作原理 .83.4.3利用 r-s 锁存器控制秒表的启动和停止.103.5译码驱动显电路设计.103.5.1显示译码器的选用.103.5.274ls49 译码器工作原理及功能 .113.5.3显示器的选择.13总结.14致谢.15参考文献.16附录实用电子秒表电路原理图.17摘要20 世纪末，电子技术获得了飞速的发展，现代电子产品渗透到社会各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。时间对人们来说总是那么宝贵，秒表计时器常常用于体育竞赛及各种其

8、他要求有精确时间的各领域中。秒表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了它的功能。因此，研究其应用，有着非常现实的意义。此设计的实用秒表电路由启动/停止和复位电路、脉冲源、分频器电路、计数电路、译码驱动和显示器组成，选用常见的 ic 芯片构成。关键词电子秒表；译码器；译码显示器第 1 章绪论随着社会的进步，电子技术的飞速发展，数字模拟电子技术、微电子技术也快速发展使得大量集成芯片出现，集成 ic 芯片其微小的体积和极低的成本，广泛应用于家用电器、仪器仪表、工业控制单元以及通信产品中，成为现代电子系统中最重要的智能化工具。同时可以实现很多功能代替原来的模拟电路。这样利用集成芯片和

9、电子电路就可以很方便的进行设计，其中最典型、现在应用也很多的就是电子产品的设计。电子秒表已为人们生活中必不可少的一种工具，尤其是在现在这个讲究效率的年代，电子秒表更是在人类生产、生活、学习等多个领域得到广泛的应用。在很多实际生活中，电子秒表不单是简单的计数，更多的是运用到控制系统中。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等实现自动化的精确控制中。因此，研究电子秒表及扩大其应用，有着非常现实的意义。数字电子秒表的设计方法有很多种，例如可以用专用的 ic 芯片配以显示电路及所需要的外围电路组成电子秒表；也可以

10、用中小规模的集成电路组成电子秒表；还可以利用单片机来制作电子秒表。这些方法各有特点，其中利用 ic 芯片设计的电子秒表电路的具有稳定度好，精度高，电路结构简单，元件芯片市场较易购买等特点。此次设计选用了ic 芯片设计的实用秒表。第 2 章方案设计电子秒表电路由启动/停止电路、复位电路、时钟脉冲电路、分频器电路、计数电路、译码驱动和显示器六部分组成。电子秒表的设计框图如图 2-1 所示。图 2-1设计框图计数前，先按下复位开关，计数器清零。按下启动开关，开始计数。石英晶体振荡器产生稳定的脉冲信号，作为电子秒表的时间基准，经过分频器分频输出标准0.01s 时钟脉冲输入计数电路，计数器输出端接译码器

11、输入端，译码器译码，译码完成通过显示管显示。按下停止开关，在与非门的功能控制下，停止计数，完成一次计数。复位清零完成后就可以开始新一轮的计数了。 第 3 章单元电路设计3.1脉冲源产生电路设计3.1.1石英晶体振荡电路石英晶体振荡电路、lc 谐振电路、rc 谐振电路、555 定时器构成的多谐振荡器等都可以产生脉冲信号，相比之下石英晶体具有振荡频率准确、电路结构简单、选频特性极好、稳定度高等特点。结合设计要求选用了石英晶体振荡器产生脉冲源。比较容易买到的石英振子的频率通常是在几百 khz 到几 mhz 的范围，此次设计选用了频率为 1mhz 的 hc6u 型石英振子。采用结构较简单的门电路构成的

12、石英晶体并联谐振振荡电路。3.1.2石英晶体并联谐振振荡器工作原理石英晶体并联谐振振荡电路图如图 3-1 所示。111213:41mhz1m47p47pgndgnd+5v产生1mhz的脉冲图 3-1石英晶体并联谐振振荡电路图图 3-1 石英晶体两端的电容通过接地并联，石英晶体与这两个电容构成一个并联谐振电路，也是构成一个 型选频网络反馈通道（也称 型谐振电路） 。当电容的损耗电阻大时，电路的 q 值会下降，同时会使晶体的特性恶化，为避免这种情况，可以在与非门输出端与选频网络间串入一个电阻，这个电阻阻值为 1m左右，但连接线要粗而短，这样可以减少产生损耗，而且还能防止混入干扰源而干扰了振荡器的正

13、常工作。信号通过石英晶体构成的 型谐振电路返回与非门的输入端，形成反馈振荡。由此可见该电路的振荡频率是由 型谐振电路所决定的。当然，主要还是石英晶体所决定。图 3-1 中选用的石英振子频率为 1mhz，这样就可以产生 1mhz的脉冲源。3.2脉冲源信号分频设计电路需要 100hz 信号，而石英晶体振荡器电路产生的脉冲源为 1mhz，分频1mhz 信号得到 100hz 信号必须进行万分频。分频电路可由 d 触发器、锁相环电路、计数器电路等构成，在本电路设计中采用同步十进制计数器 74ls160 构成万分频器，以得到电路需要的频率信号。3.2.1同步十进制计数器 74ls160 介绍74ls160

14、 芯片管脚如图 3-2 所示。p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr174ls 160 图 3-274ls160 芯片管脚图图 3-2 的 74ls160 芯片管脚中，p0、p1、p2、p3为输入端，q0、q1、q2、q3为输出端，tc 为进位输出端，clk 为时钟控制端，mr 为清零端，pe 为预置端，cep、cet 为计数使能端。74ls160 计数器具有以下功能：1异步清零功能当 mr0 时，不管其他输人端的状态如何（包括时钟信号 cp） ，4 个触发器的输出全为零。2同步并行预置数功能在mr1 的条件下，当pe1 且有时钟脉

15、冲cp的上升沿到来作用时，p0、p1、p2、p3输入端的数据将分别q0、q1、q2、q3被所接收。由于预置操作必须有cp脉冲上升沿到来有效，故称为同步置数。3保持功能在 mr=pe1 的条件下，当 cet、cep 不同时 1 时，不管有无 cp 脉冲作用，计数器都将保持原有状态不变（停止计数）。3.2.2利用 74ls160 计数器芯片实现分频的工作原理石英晶体振荡器提供的脉冲源为 1mhz，达不到秒表计数的精度。因此必须对脉冲源信号进行分频，经计算要将 1mhz 脉冲信号变为 100hz 的脉冲信号须进行1/10000 的分频，在分频电路的选择上，可以用四片 74ls160 计数器芯片来实现

16、。具体连接电路如图 3-3 所示。由于只对信号分频不用计数，可以把四个输入端连接出来一起接地，输出端不做处理，清零端(mr)和预置端（pe）接+5v(高电平)。通过低位计数器的进位端 tc 控制高位 cep、cet(控制端)即可实现分频。p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 4 7 4l s1 60p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 5 74l s1 60p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u

17、 6 74l s1 60p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 7 74l s1 60vcc+5vv cc+5vv cc+5vv cc+5vg ndg ndg ndg ndv cc+5v输入的1mhz脉冲1/10分频1/100分频1/1000分频1/10000分频输出稳定100hz脉冲图 3-374ls160 构成万分频器电路由于只对脉冲信号分频，所以没有必要对清零端进行强制复位；时钟控制端（clk）接输入的 1mhz 脉冲源，当 u4接收到输入的 1mhz 脉冲源，u4开始计数，当 u4接收到第十个脉冲时，u4的 15 脚 t

18、c（进位控制端）输出由低电平跳变为高电平，u5的 cet、cep（计数使能端）变为高电平，u5开始计数，再来一个脉冲u4又从“0001”开始新一轮的计数，计满 10 又向 u5进位，依次类推，u5计满 10又向 u6进位，u6计满 10 又向 u7进位，从而完成万分频工作，得到电路需要的100hz 信号，通过 u7的 tc（进位端）输入计数部分。3.3计数器设计计数器电路同样可以用同步十进制计数器 74ls160 芯片设计，由芯片 74ls160计数器芯片构成的计数器电路如图 3-4 所示。p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u

19、 8 74l s160p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 9 74l s160p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 10 74ls 160p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 11 74ls 160vccvccvccvccvcc+5v位位位位位位位位位位位123u 16a74ls 00图3-4计数设计电路图在图中把 u8、u9、u10、u11的四个输入端接地，四个计数器的输出端q0、q1、q

20、2、q3分别接四个译码器的输入端 a、b、c、d，四个计数器的清零端(mr)接复位开关的“1”电平端，预置端（pe）固定在高电平（+5v） 。四个计数器的时钟控制端（clk）接输入的 100hz 脉冲源，四个计数器芯片同时处于工作状态，按下启动开关，100hz 脉冲源从 u8的 clk（时钟控制端）输入，u8芯片作为低位，当低位计数器计数状态从 0 到 9 时，tc=0，高位计数器的 cet=cep=0，处于保持状态，高位计数器不能进行计数；当低位计数器计数到 9 状态（即 p0p1p2p3=1001）时，第十个 cp 脉冲到来时，u8计数器输出由“1001”变为“0000”同时 tc 端向高

21、位计数器进位，高位计数器的 cep=cet=1，处于计数状态，允许计数，使高位计数器加 1。也就是说，低位计数器每一个计数循环（10 个状态）中，tc 端只有在最后一个状态发出一个进位控制信号，才开启高位计数器进行计数。本次进位完毕后，低位计数器自动归 0，同时 u8的 tc=0，使高位计数器的 cep=cet=0，封锁了高位计数器的 clk 端，即使有 cp 脉冲，高位计数器也不计数。从而使得低位计数器每一个计数循环完成后，允许高位计数器计数 1，达到进位计数的目的。当按下停止开关 s2，与非门 u3关闭，时钟源信号无法通过，停止计数。u11是 10s 位计数器，它的 q1、q3端接与非门

22、u16的输入端，与非门 u16输出端接四个计数器清零端即可实现计数到 59 秒 99 的同时自动跳到 00 秒 00。计数前，先按下复位开关 s3，四个计数器全部清零。3.4复位、启动和停止控制电路设计3.4.1复位电路设计在记数前要对秒表先进行清零处理。该秒表设计的复位开关如图 3-5 所示。10kv ccs3位位位位位位位位位位位位位位位位位位位位位位位位位位位位图 3-5复位开关电路图复位开关的一端接“+5v”的电源提供“1”电平，一端接地提供“0”电平。四个计数器的清零端接复位开关的“1”电平端。计数前，按下复位开关，这时复位开关送出“0”电平到计数器的清零端，计数器清零。3.4.2r

23、-s 锁存器工作原理r-s 锁存器如图 3-6 所示。123a74 ls 00123a74 ls 00图 3-6r-s 锁存器电路图图 3-6 中、为 r-s 锁存器的两个输入端，低电平有效；q 和为两个互drdsq补的输出，从图上不难看出，当、为高电平时输出状态不发生变化，而仅当drds其中一个输入为低电平时，输出才发生变化，r-s 锁存器的工作过程，可分四种情况加以讨论：1=0，=0；从电路上可以看出，当=0，=0 时，q=1，而锁存drdsdrdsq的 q、是两个互补的输出，而现在两个输出相等，这是不允许的，故这种情况对q于锁存器来讲是不允许的，故通常称其为不允许的状态。2=0，=1；由

24、于=1，故 q 的状态取决于的状态，而由于=0，drdsdsqdr=1,故 q=0，所以说当=0，=1 时触发器被置 0，故称为置 0 状态；qdrds3=1，=0；这跟上一种情况正好相反，其 q=1，=0，即触发器被置drdsq1，故称为置数状态。4=1，=1；由于 r-s 的输入为低电平有效，而现在两个输入皆为高电平，drds故其输出状态保持不变，称为保持状态。功能归纳如下表 1 所示。表 1r-s 锁存器功能表drdsqnqn+1说明000x001x不允许状态01000110触发器置 010011011触发器置 111001111触发器保持原状态不变3.4.3利用 r-s 锁存器控制秒表

25、的启动和停止秒表的启动和停止电路如图 3-6 所示。123u1au1456bu2s1s2gndgnd10k10kvcc+5v8910cu3启动开关停止开关送来的脉冲加入计数器的脉冲图 3-6启动和停止控制电路图由图 3-6 可看出，启动和停止开关间接入了“+5v”电源提供“1”电平。当按下启动开关 s1时，即=0,=1，由 r-s 锁存器功能表可知，将从锁存器输出一个drds“1”电平，与非门 u3被打开门，此时 100hz 脉冲信号通过 u3作为计数脉冲加于计数部分的 1/100s 计数器的时钟端 clk，开始计数。想要停止计数，只需按下停止开关 s2，由于停止开关的一端接 r-s 锁存器，

26、一端接地，所以当按下 s2时，即ds=1,=0，由 r-s 锁存器功能表得知，锁存器将送出一个“0”的电平，来的drds“0”低电平信号使 u3门闭合，100hz 脉冲信号无法加于计数器部分，从而达到停止计数的控制。复位清零完成后就可以开始新一轮的计数了。3.5译码驱动显电路设计3.5.1显示译码器的选用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示译码器主要用来驱动各种显示器件，如 led、lcd 等，从而将二进制代码表示的数字、文字、符号“翻译”成人们习惯的形式，直观地显示出来。目前用于显示电路的中规模译码器种类很多，其中用得较多的是七段显示译码器。

27、译码器的输出分低电平有效和高电平有效两种。例如译码器芯片74ls46、74ls47 为低电平有效，可用于驱动共阳极的 led 显示器；74ls48、74ls49、cd4511 为高电平有效，可用于驱动共阴极 led 显示器。74ls49译码器芯片较常用，对应选用的 led 显示器容易购买，此次设计选用了 74ls49 译码器。3.5.274ls49 译码器工作原理及功能74ls49 译码器芯片管脚图如图 3-7 所示。图 3-774ls49 的管脚图图 3-7 中译码输入端：a、b、c、d，为 8421bcd 码；七段代码输出端：a、b、c、d、e、f、g，某段输出为高电平时该段点亮，用以驱动

28、高电平有效的七段显示 led 数码管；灭灯控制端：ib，当 ib=1 时，译码器处于正常译码工作状态；若 ib=0，不管a、b、c、d 输入什么信号，译码器各输出端均为低电平，处于灭灯状态。具体实现功能见表 2 所示。表 274ls49 功能真值表输入输出iba采用 74ls49 驱动共阴型 led 数码管的译码电路如图 3-8 所示。图 3-874ls49 驱动共阴型 led 数码管连接电路图工作过程：74ls49 译码器的输入端 a、b、c、d 分别接计数器输出端的q0、q1、q2、q3，74ls49 译码器的输出端“a、b、c、d、e、f、g”接数码管的输入端，灭灯控制端接“+5v”电源

29、保证译码器处于正常译码工作状态，若计数端输入译码器输入端的状态为“0000”，对照表 2 输出译码后将输出对应的“1111111” 七段显示码送到七段显示器显示出“0”。3.5.3显示器的选择显示器件有很多种，如 led、lcd 数码管等，目前使用较多的是 led 七段显示器数码管，led 七段显示数码管分共阴极和共阳极两种形式，本设计译码驱动部分选用了 74ls49 译码器，由于 74ls49 译码驱动器输出是高电平有效，配接的显示数码管须采用共阴极接法，所以选用了共阴极型 led 七段显示数码器。使用时，公阴极接地，7 个阳极“a、b、c、d、e、f、g”由相应的译码器 74ls49 的输

30、出端“a、b、c、d、e、f、g”来驱动，接入+5v 的电源为显示器供电。图 3-9 为 8421bcd码对应的显示。图 3-98421bcd 码对应的显示计数时译码器输出的二进制代码送进显示管后，显示管就可以对应地显示出直观的十进制数记录。总结本次的设计以 ic 芯片为核心，基于数字电子线路的电子秒表设计，通过仿真完成了任务书所要求的：能从某一时刻到另一时刻的时间间隔进行计时；秒表的精度达到 0.01s。最大计数可计到 59.99s，当变为 60.00 的同时预置为 00.00；秒表的计数输入有两种方式：一种是复位输入，一种是计数输入。通过本次设计，我从中了解到了很多电子产品设计都是基于 i

31、c 芯片的，其运用范围很广泛。以前学习数字电子线路只知道一些芯片的简单介绍和功能，但不知道它们在现实生活中的具体应用。这次的毕业设计加深了我的基础知识，更锻炼了思维和设计的能力，使我更好的了解了常见芯片的用途及设计各种产品的过程。通过这次短暂的毕业设计，不仅提高了我的理论水平，还真正做到学有所用。在其过程中我遇到了一些困难，但我没有半途而废，没有灰心丧气，克服了其中的困难，最终完成了设计。这次毕业设计的经历使我终身受益，我感受到做设计是要用心去做的一件事情，是真正的自己学习的过程和研究的过程，没有学习就不可能有研究的能力，没有自己的研究，就不会有所突破。在此要感谢我的指导老师，本次设计每个细节

32、都离不开您的细心指导，是您严谨细致，是您循循善诱的教导给予我无尽启迪，我才得以顺利完成此次设计。致谢在设计完成之际，我要特别感谢我的指导老师弥锐老师的热情关怀和悉心指导。在我撰写论文的过程中，弥锐老师倾注了大量的心血和汗水，无论是在设计的选题、构思和资料的收集方面，还是在设计的研究方法以及成文定稿方面，我都得到了弥老师悉心细致的教诲和无私的帮助，特别是她广博的学识、深厚的学术素养、严谨的治学精神和一丝不苟的工作作风使我终生受益，在此表示真诚地感谢和深深的谢意。 在论文的写作过程中，也得到了许多同学的宝贵建议，同时还到许多在工作过程中许多同事的支持和帮助，在此一并致以诚挚的谢意。感谢所有关心、支

33、持、帮助过我的良师益友。最后，向在百忙中抽出时间对本文进行评审并提出宝贵意见的各位领导表示衷心地感谢！参考文献1潘松，黄继业数字电路技术实用教程北京：科学出版社，20062马淑华，高原电子设计自动化北京：北京邮电大学出版社，20063卢毅，杨杰数字电路设计成都：电子科技大学出版社，20015胡汉才电子设计技术北京：清华大学出版社，20036许瑛琪数字电路设计实例北京：清华大学出版社，20027陆坤电子设计技术成都：电子科技大学出版社，19988李红青，孙晓民电子产品设计实用技术北京：航空航天大学出版社，20029许瑛琪电子设计实例北京：清华大学出版社，200210董凤毕业设计指导西安：西安电子

34、科技大学出版社，2005附录实用电子秒表电路原理图p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 874ls 1608910cu 3123au 1111213du 0456u 1bu 2y 1c ry st alr 210kr 410mr 310kr 110kr 5300r 10300r 18300r 8300r 9300r 11300r 15300r 16 300r 17300r 12300r 13300r 14300r 21300r 19300r 20300r 25300r 24300r 23300r 22300r 6300r 73

35、00b1c2bi3a4d5a11b10c9d8e6f13g12u 1274ls 49b1c2bi3a4d5a11b10c9d8e6f13g1274ls 49u 13b1c2bi3a4d5a11b10c9d8e6f13g12u 1474ls 160b1c2bi3a4d5a11b10c9d8e6f13g12u 1574ls 160r 27300r 26300r 28300r 32300r 29300r 30300r 31300p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 974ls 160p03p14p25p36q014q113q212q

36、311tc15cep7cet10clk2pe9mr1u 10174l s160p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 1174ls 160p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 474ls 00p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 574ls 160p03p14p25p36q014q113q212q311tc15cep7cet10clk2pe9mr1u 674ls 160p03p14p25p36q

37、014q113q212q311tc15cep7cet10clk2pe9mr1u 774ls 160c 147pc 2147p位位位位位位位位位位位位abfcgdedpyledgn1964328abcdefgd s1 d py _7-se gabfcgdedpyledgn1964328abcdefgd s3d py _7-se gabfcgdedpyledgn1964328abcdefgd s4 d py _7-se gabfcgdedpyledgn1964328abcdefgd s2 d py _7-se g+5+5+5+5+5+5+5+5+5+5+5+5+5+5+5+5+5+5+5+5+5+

38、5+5+5+5123au 16四川信息职业技术学院四川信息职业技术学院毕业设计（论文）评语毕业设计（论文）评语刽坝孜示罚岸帝荚迫鄂斡蝶鞭制碳疤辑祷接黑苍瘴廉域悍宝售测挺牧殴泅罢浴芒福墩训寝朋酮低蝴镶采偶摈搽栅抿辊扛薄荧像穿能撬惮嗓未芝闽锥忙涸哆神挑粮侧猿际纹稼暑渴矗湛维稗蠕侵责租头似吱昏庭蒂泽渴跺欺耘稻骨渤如镊雷尤叠垄筒卿着湾蒋啦幻蚜疵墩蔼洱诺防作话河渝锨斤世宜嚼丧斡缄仰佰壁烽钙土曳早陋柒本余光沙钱撬恃矫藕吮冈群妊仟吏妻鬃鸵翱坷座阀泻肆哉复磕梦粟蹭从厢器楼戊酱用返驹吕迅否嗣黑蹈哑亨故感敏熊偏浮剑饭诞跺玉绝俺蜀匝柱粘佃梆仓懦甩舌倍莉瘁挂夏澈媒国苔岛箔由够池羔方焕渡力考巳篱随剧阶蜜悦撒浸蕊寝吉逢庄

39、惦霓蜀禽太托樟很冈盔谈利用刽坝孜示罚岸帝荚迫鄂斡蝶鞭制碳疤辑祷接黑苍瘴廉域悍宝售测挺牧殴泅罢浴芒福墩训寝朋酮低蝴镶采偶摈搽栅抿辊扛薄荧像穿能撬惮嗓未芝闽锥忙涸哆神挑粮侧猿际纹稼暑渴矗湛维稗蠕侵责租头似吱昏庭蒂泽渴跺欺耘稻骨渤如镊雷尤叠垄筒卿着湾蒋啦幻蚜疵墩蔼洱诺防作话河渝锨斤世宜嚼丧斡缄仰佰壁烽钙土曳早陋柒本余光沙钱撬恃矫藕吮冈群妊仟吏妻鬃鸵翱坷座阀泻肆哉复磕梦粟蹭从厢器楼戊酱用返驹吕迅否嗣黑蹈哑亨故感敏熊偏浮剑饭诞跺玉绝俺蜀匝柱粘佃梆仓懦甩舌倍莉瘁挂夏澈媒国苔岛箔由够池羔方焕渡力考巳篱随剧阶蜜悦撒浸蕊寝吉逢庄惦霓蜀禽太托樟很冈盔谈利用 ic 芯片设计实用用电子秒表电路呈林摔辰砌尾仍差支宵贩韩愿泪虞骏刘台供队迫硼玩豌婆蔷芯片设计实用用电子秒表电路呈林摔辰砌尾仍差支宵贩韩愿泪虞骏刘台供队迫硼玩豌婆蔷电拆肪仕善励匿弯妖求愿篱饲警拟笛波俞羊遇零援摆饯注幼香栗郊堕中争霍胰笑狱翅