单片机原理及接口技术复习资料

1、立身以立学为先，立学以读书为本单片机原理及接口技术复习资料，基本整理完全，如有错误请指出，改正后发到群共享内单片机的定义：单片机是指一块集成在一块芯片的完整计算机系统。单片机组成：CPU、内存、内部和外部总线系统，大部分还会具有外存，同时集成诸如通 讯接口，定时器、实时时钟。单片机应用：智能仪器仪表、机电一体化产品、实时工业控制、分布系统的前端模块、家 用电器51单片机基本结构：用行口输入和输出引脚 RXD和TXD ;外部中断输入引脚(! INTO)和(! INT1);外部技术输入引脚T0和T1;外部数据存储写和读控制信号(! WD)、(! RD);CPU系统：(1) 8位CPU ,含布尔处理

2、器；(2)时钟电路；(3)总线控制。存储器系统：4k字节的程序存储器(ROM/EPROM/Flash ,可外扩至64k)128字节的数据存储器(RAM ,可再外扩至64k)。特殊功能寄存器SFR。I/O 口和其他功能单元4个并行I/O 口。2个16位定时/计数器。1个全双工异步用行口( UART)。中断系统(5个中断源、2个优先级)。具有总线扩展引脚DIP40封装：1、电源及时钟引脚(4个)Vcc：电源及时钟接入引脚Vss：接地引脚XTLA1 :晶体振荡器接入的一个引脚XTLA2:晶体振荡器接入的另一个引脚2、控制引脚（4个）RST/Vpd :复位信号输入引脚/备用电源输入引脚ALE/ （!

3、PROG）地址锁存允许信号输出引脚/编程脉冲输入引脚（! EA） /Vpp：内外存储器选择引脚/片内EPROM （或Flash ROM ）编程 电压输入引脚（! PSEN）:外部程序存储器选通信号输出引脚3、并行I/O 口引脚（32个分成4个8位口）P0.0P0.7 : 一般I/O 口引脚或数据/低位地址总线复用引脚P1.0P1.7 : 一般 I/O 口引脚P2.0P2.7 : 一般I/O 口引脚或高位地址总线引脚P3.0P3.7 : 一般I/O 口引脚或第二功能引脚晶振信号12分频后形成机器周期，指令周期为14个机器周期；指令的执行时间称作指令的周期；80C51单片机的指令按执行时间可分为三

4、类： 单周期指令、双周期指令、四周期指令（四周期指令只有乘、除两条指令）。单周期指令时序：单字节指令时，在S1P2开始吧指令操作码读入指令寄存器，并执行指令，但在S4P2开始读的下一指令的操作码要丢弃，且程序计数器 PC不加1。双字节指令时，在S1P2开始吧指令操作码读入指令寄存器，并执行指令，但在S4P2开始再读入指令的第二字节。双周期指令对于单字节指令，在两个机器周期之内要进行4次读操作。只是后3次读的 操作无效。在80C51基本型中设置了与片内ROM统一编址的21个特殊功能寄存器，他们 离散地分布在80HFFH的地址空间中。字节地址能被8整除的（及十六进制的 地址码尾数为0或8的）单元是

5、具有地址的寄存器。在 SPF地址空间中，有效 地址共有83P0 口的结构：P0 口由一个输出锁存器、一个转换开关 MUX、两个三态输入缓冲器、输出 驱动电路和一个与门及一个反向器组成。1、P0 用作通用 I/O 口（C=0）当系统不进行片外的ROM扩展（此时！ EA=1 ）,不进行片外ROM扩展（内 部RAM传送“MOV”类指令）时，P0做通用I/O 口。在这情况下，单片机硬 件自动使C=0, MUX开关接向锁存器的反向输出端。另外，与门输出地“0”使输出驱动器的上拉场效应晶体管 T1处于截止状态。因此，输出驱动级工作在 需外接上拉电阻的漏极开路方式。（1）、作输出口时，CPU执行口的输出指令

6、，内部数据总线上的数据在“写 锁存器”信号的作用下由D段进入锁存器，经锁存器的反相端送至场效应晶体 管T2,再经T2反相，在P0.X引脚出现的数据正好是内部总线的数据。（2）、做输入口时，数据可以读自口的锁存器，也可以读自口的引脚。这 要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。2、P0用作地址/数据总线（C=1 ）当系统进行片外的ROM扩展（西施！ EA=0）或进行片外RAM扩展（外部 RAM传送使用"MOVX DPTR "或“MOVX Ri”类指令）时，P0用作地址/数据总线。在这种情况下，单片机内硬件自动使 C=1 , MUX开关接向反相 器的输出

7、端，这时与门的输出由地址/数据总线的状态决定。（1）、执行输出指令时，低8位地址信息和数据信息分时出现在地址/数据 总线上。若地址/数据总线的状态为“ 1”，则场效应晶体管T1导通、T2截止， 引脚状态为“ 1” ；若地址/数据总线的状态为“ 0”，则场效应晶体管T1截止、 T2导通，引脚状态为“ 0”。可见P0.X引脚的状态正好与地址/数据总线的信息 相同。（2）、执行输入指令时，首先低8位地址信息和数据信息分时出现在地址/ 数据总线上，P0.x引脚的状态与地址/数据总线的地址信息相同。然后，CPU自 动的使转换开关MUX拨向锁存器，并向P0 口写入FFH,同时“读引脚”信号 有效，数据经缓

8、冲器进入内部数据总线，由此可见，P0 口作为地址/数据总线时是一个真正的双向口。P2 口的结构：P2 口由一个输出锁存器、一个转换开关 MUX、两个三态缓冲器、输出驱动 电路和一个反向器组成。P1 口是80C51的唯一的单功能口，仅能用作通用的数据输入 /输出口；P3 口是双功能口，除具有数据输入/输出功能外，每一口线还具有特殊的第二功 能。1、P3用作第一功能的通用I/O 口，字节或位寻址时，单片机内部的硬件自动将第二功能输出线的 W “1”，这是，对应的口线为通用I/O 口方式。2、作为输出时，锁存器的状态（Q端）与输出引脚的状态相同；作为输入时， 也要先向口锁存器写入“ 1”，是引脚处于

9、高阻输入状态。输入的数据在“读引脚”信号的作用下，进入内部数据总线。所以， P3 口在作为通用I/O 口时，也属于准双向口。P3用作第二功能使用（不进行字节或位寻址时）P3.0: RXD （用行口输入）P3.1 : TXD （用行口输出）P3.2: ! INT0 （外部中断0输入）P3.3: ! INT1 （外部中断1输入）P3.4 : T0 （定时器0的外部输入）P3.5 : T1 （定时器1的外部输入）P3.6: ! WD （片外数据存储器“写”选通控制输出）P3.7: ! RD （片外数据存储器“读”选通控制输出）P3 口相应的第二功能，应满足的条件是：（1）、串行I/O 口处于运行状态

10、（RXD、TXD）（2）、外部中断已经打开（! INTO、！ INT1）（3）、定时/计数器处于外部计数状态（TO、T1）（4）、执行读/写外部RAM的指令（! RD、！ WD）作为输出功能的口线（如TXD）,由于该位的锁存器已自动置“ 1”，与非 门对第二功能输出是畅通的，即引脚的状态与第二功能输出是相同的。作为输入功能的口线（如RXD）,由于此时该位的锁存器和第二功能输出 线均为“1”，场效应晶体管T截止，该口引脚处于高阻输入状态。引脚信号输 入缓冲器（非三态门）进入单片机内部的第二功能输入线。80C51指令系统的符号指令通常由操作助记符、 目的操作数、源操作数及指 令的注释及各字段构成。

11、操作助记符【目的操作数】【，源操作数】【；注释】操作助记符表示指令的操作功能；操作数是指令执行某种操作的对象，它可以使 操作数本身，可以是寄存器，也可以使操作数的地址。多数指令为两操作数指令；当指令操作数隐含在操作助记符中时， 在形式上这种 指令无操作数；另有一些指令为单操作数指令或三操作数指令。指令的一般格式中使用了可选择符号“【】”，其包含的内容因指令的不同可以有或无。在两个 操作数的指令中，目的操作数写在左边，源操作数写在右边。例如：ANLA, #40H寻址方式（七种）：寄存器寻址：指令中直接给出该寄存器名称的寻址方式，采用寄存器寻址可以提高指令执行的速度。例：若（R0） =30H ,指

12、令 “ MOV A,R0” 执行后（A） =30H ;直接寻址：指令操作码之后的字节存放的是操作数的地址，操作数本身存放在该 地址指令的存储单元中。例：若（50H ） =3AH ,指令 “ MOV A,50H ” 执行后，（A） =3AH ;寄存器间接寻址：从该地址去取操作数的寻址方式，例：若（R0）=30H, （30H） =5AH ,指令 “MOV A,R0” 执行后，（A） =5AH ;立即寻址：编码中直接给出操作数的寻址方式，例：有一指令为：MOV A,#50H ,该指令执行后，（A） =50H;变址寻址：以一个基地支架上一个偏移量形成操作数地址的寻址方式，例：若(A) =0FH, (D

13、PH) =00H ,即(DPTR) =240FH。执行指令 " MOVC A,A+DPTR ”后，(A) =88H ;相对寻址：用于跳转指令；(课本P56-57 )位寻址：对地址中的内容进行操作的寻址方式(属于位的直接寻址)。位寻址所对应的空间为：片内RAM的20H2FH单元中的128可寻址位。SFR的可寻址，SFR空间的可寻址位常用符号位地址表示。如 CLRACC.0，该指令的功能时将累加器 ACC的第0位清0。中断的概念中断的处理过程可以描述为：(1) CPU在进行某一工作A时发生了另一件事件B,请求CPU迅速去处理。(2) CPU可以暂时中断当前的工作，转去处理事件 Bo(3)

14、待CPU将事件B处理完毕后，再回到原来事件 A被中断的方继续处理事 件A。引起CPU中断的因源，称为中断源。中断源向CPU提出的处理请求，称为中 断请求或中断申请。CPU暂时中断原来的工作A,转去处理事件B的过程，称 为CPU的中断响应过程。对事件B的整个处理过程，称为中断服务。处理完毕 后，再回到原来被中断的地方，称为中断返回。实现上述中断功能的部件成为中 断系统。采用中断控制惊醒数据传送，具有如下优点：1、利用率提高。CPU可以分时地为多个I/O设备服务。2、实时性增强。CPU能及时处理系统的随机事件。3、可靠性提高。CPU能处理故障挤掉电等突发性事件。TCON是定时/计数器控制寄存器，它

15、所存2个定时/计数器的溢出中断标志和外 部中断(! INT0)和(！ INT1)的中断标志，与中断有关的各位定义为：76543210TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 字节地址：88H IT0: (! INT0)为电平触发方式设置位当IT0=0时，(! INT0)为电平触发方式，CPU在每个机器的S5P2采样(!INT0)弓I脚电平，当采样到低电平时，置IE0=1表示INT0向CPU请求中断； 采样到高电平时，将IE0清0,表示没有(! INT0)请求。当IT0=1时，(! INT0)为边沿触发方式(下降沿有效)。CPU在每个机器的S5P2采样(！ INT

16、0)弓唧电平，如果在连续两个机器周期检测到(! INT0)引 脚由高电平变为低电平，即第一个周期采样到(! INT0=1),第二个周期采样 到(！ INT0=0),则置IE0=1.,产生中断请求。IE0： (! INT0)中断请求标志位。IE0=1时，表示有(! INT0)中断请求。IT1 ： (! INT1)触发方式设置位。其功能与IT0类同。IE1 ： (! INIT1)中断请求标志位。IE1=1时，表示有(! INT0)中断请求TF0 : T0溢出中断请求标志位。T0启动后就开始由初值加1计数，直至最高 为产生溢出使TF0置位向CPU请求中断。CPU响应中断时，TF0会自动消0 TF1

17、: T1溢出中断请求标志位。其作用与 TF0类同。SCON的中断标志SCON是用行口控制寄存器，与中断有关的是其地两位 TI和RI: 7654321SCONTI RI 地址字节：98HRI:串口接收中断标志位。允许用行口接收数据时，每接收完一帧，由硬件置位RI。TI:串口接收中断标志位。当CPU将一个发送数据写入用行口发送缓冲器时,就启动了发送过程。每接收完一帧，由硬件置位 TI。应注意：CPU响应中断时，不能自动消除 RI和TI,必须有软件清除。中断响应的条件：CPU响应中断必须同时满足三个条件:(1)有中断请求。(2)相应的中断允许位为1。(3) CPU 开中断(即 EA=1 )。遇到下列任何一个条件中断响应将受阻：(1) CPU正在处理同级或高优先级中断。(2)当前查询周期不是所执行指令的最后一个机器周期。即在完成所执行的指 令前，不会响应中断，从而保证每条指令