微机原理与接口技术 28086微处理器

1、2.1 2.1 微处理器内部结构微处理器内部结构2.1.1 2.1.1 结构特点结构特点 2.1.2 2.1.2 总线接口单元总线接口单元BIUBIU2.1.3 2.1.3 执行单元执行单元EUEU 2.1.4 8086 2.1.4 8086工作过程工作过程2.2 80862.2 8086微处理器引脚微处理器引脚2.3 2.3 存储器组织存储器组织2.4 2.4 总线时序总线时序 80868086的内部结构由两部分组成的内部结构由两部分组成总线接口部件总线接口部件BIUBIU 总线接口单元总线接口单元BIUBIU，负责控制存储器读写，获取相，负责控制存储器读写，获取相关指令以及操作数。关指令以

2、及操作数。执行部件执行部件EUEU 执行单元执行单元EUEU从指令队列中取出指令并执行。从指令队列中取出指令并执行。 设计特点设计特点BIUBIU和和EUEU异步工作，取指令和执行指令分开进异步工作，取指令和执行指令分开进行，采用流水线的工作模式，从而提高了速度。行，采用流水线的工作模式，从而提高了速度。内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外部总线外部总线执行部分执行部分控制电路控制电路1 2 3 4 5 6ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令

3、队列缓冲器指令队列缓冲器执行部件执行部件 （EU)总线接口部件总线接口部件 （BIU)16位位20位位16位位8位位指令指针寄存器指令指针寄存器四个段寄存器：四个段寄存器：CSCS、DSDS、SSSS、ESESCSCS管理代码段管理代码段;DS;DS管理数据段管理数据段SSSS管理堆栈段管理堆栈段;ES;ES管理附加段管理附加段6 6字节的指令队列字节的指令队列6 6字节的先入先出缓冲器，字节的先入先出缓冲器，总线接口部件总线接口部件BIUBIU从内存取从内存取指令，取来的总是放在指令指令，取来的总是放在指令队列中；执行部件队列中；执行部件EUEU从指令从指令队列取指令，并执行。队列取指令，并

4、执行。2020位地址加法器位地址加法器内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外部总线外部总线执行部分执行部分控制电路控制电路1 2 3 4 5 6ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令队列缓冲器指令队列缓冲器执行部件执行部件 （EU)总线接口部件总线接口部件 （BIU)16位位20位位16位位8位位通用寄存器通用寄存器四个专用寄存器四个专用寄存器 SPSP：堆栈指针：堆栈指针 BPBP：基址指针：基址指针： SI: SI: 源变址寄存器源变址寄存器

5、 DI:DI:目的源变址寄存器目的源变址寄存器 算术逻辑单元算术逻辑单元ALUALU：主要是加法器。大部分指令主要是加法器。大部分指令的执行由加法器完成。的执行由加法器完成。标志寄存器：标志寄存器：1616位字利用了位字利用了9 9位。位。n 总线接口单元总线接口单元（Bus Interface Unit, BIU）负责完成负责完成CPU与存储器或与存储器或I/O设备间的数据传送设备间的数据传送，即：，即： BIU从内存中从内存中预取指令预取指令送到送到指令队列缓冲器指令队列缓冲器； CPU执行指令时，执行指令时，BIU配合配合EU对指令的内存单元或对指令的内存单元或I/O接口接口存取数据存取

6、数据n 执行单元执行单元（Execution Unit, EU）负责执行指令负责执行指令，即： 执行的指令从执行的指令从BIU的指令队列缓冲器中的指令队列缓冲器中取得取得； 执行指令的结果或所需的数据，由执行指令的结果或所需的数据，由EU向向BIU发出发出请求请求； 再由再由BIU对存储器或对存储器或I/O端口进行端口进行存取存取1. 1. 段寄存器段寄存器CSCS：1616位的代码段寄存器，管理程序段位的代码段寄存器，管理程序段DSDS：1616位的数据段寄存器，管理数据段。位的数据段寄存器，管理数据段。ESES：1616位的扩展段（附加段）寄存器，管理扩展段。位的扩展段（附加段）寄存器，管

7、理扩展段。SSSS：1616位的堆栈段寄存器，管理堆栈段。位的堆栈段寄存器，管理堆栈段。2. 162. 16位的指令指针寄存器位的指令指针寄存器IPIP：IPIP中的内容是下一条指令对现行代码段基地址的偏移中的内容是下一条指令对现行代码段基地址的偏移量，与量，与CSCS一起构成取指所需的程序计数器一起构成取指所需的程序计数器PCPC。PCPC自动加自动加1 1，指向顺序存储的下一指令。，指向顺序存储的下一指令。与段寄存器与段寄存器CSCS的内容相加，形成取指令的物理地址。的内容相加，形成取指令的物理地址。80868086复位后，复位后，CS:IP=FFFFH:0000HCS:IP=FFFFH:

8、0000H；即；即80868086取指执行取指执行的第一个指令的物理地址为的第一个指令的物理地址为FFFF0 HFFFF0 H3 3、6 6字节的指令队列字节的指令队列指令队列共六字节，总线接口部件指令队列共六字节，总线接口部件BIUBIU从内存取指令，从内存取指令，取来的总是放在指令队列中取来的总是放在指令队列中执行部件执行部件EUEU从指令队列依次取指令，并执行从指令队列依次取指令，并执行出现至少出现至少2 2个空字节时，个空字节时，BIUBIU取指填满队列取指填满队列执行转移、中断、返回、循环指令时，指令队列清空执行转移、中断、返回、循环指令时，指令队列清空4. 204. 20位地址加法

9、器位地址加法器将执行单元提供的将执行单元提供的1616位非重定位地址重定位为位非重定位地址重定位为2020位的存位的存储器物理地址储器物理地址例：例：CS=A000HCS=A000H，代码段可寻址的空间？，代码段可寻址的空间？ IPIP的内容：的内容：0000H FFFF H0000H FFFF H（偏移地址）（偏移地址） 物理地址物理地址：A0000 H AFFFF HA0000 H AFFFF H1 1、算术逻辑单元、算术逻辑单元ALUALU 主要是加法器主要是加法器, ,大部分指令的执行由它完成，大部分指令的执行由它完成，可完成可完成8 8位或位或1616位的二进制算术运算和逻辑运算。位

10、的二进制算术运算和逻辑运算。2 2、 标志寄存器：标志寄存器：1616位只利用了位只利用了9 9位。位。OFDF IF TFZFAFSFPFCF15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 06 6个状态标志位：用以存放个状态标志位：用以存放ALUALU运算后的结果特征；运算后的结果特征；3 3个控制标志位：用以控制个控制标志位：用以控制80868086的的3 3种特定操作种特定操作 状态标志位状态标志位进位进位/ /借位标志借位标志CF:CF:运算结果有进位运算结果有进位/ /借位借位,CF=1,CF=1,否则否则CF=0;CF=0;奇偶校验标志奇偶校验标志PF:P

11、F:结果中，低字节结果中，低字节1 1的个数为偶数，则的个数为偶数，则PFPF1 1辅助进位辅助进位/ /借位标志借位标志AF:AF:零标志零标志ZF: ZF: 结果为零结果为零,ZF=1;,ZF=1;否则否则ZF=0;ZF=0;符号标志符号标志SF: SF: 表示结果的正负，与运算结果的最高位相同表示结果的正负，与运算结果的最高位相同; ;溢出标志溢出标志OF:OF: 控制标志位控制标志位跟踪标志跟踪标志TF: CPUTF: CPU按跟踪方式执行指令按跟踪方式执行指令, ,单步执行调试单步执行调试; ;中断允许标志中断允许标志IF: IF=1,IF: IF=1,允许可屏蔽中断允许可屏蔽中断;

12、 ; 方向标志方向标志DF:DF=1DF:DF=1，地址指针自动减量；，地址指针自动减量；DF=0DF=0，地址指针自，地址指针自动增量动增量3 3、四个、四个1616位通用寄存器位通用寄存器AXAX、BXBX、CXCX、DX,DX,每个每个1616位寄存器可作两个位寄存器可作两个8 8位寄存器。位寄存器。 1616位位 8 8位位 8 8位位 AX AH ALAX AH AL BX BH BLBX BH BL CX CH CLCX CH CL DX DH DLDX DH DLAX:AX:累加寄存器，乘除运算和输入累加寄存器，乘除运算和输入/ /输出操作时存储操作数、输出操作时存储操作数、 优

13、化移动操作优化移动操作BX:BX:基寄存器，存储器间接寻址时存储数据段的基地址基寄存器，存储器间接寻址时存储数据段的基地址CX:CX:计数寄存器，循环、重复、移位操作时存储计数值计数寄存器，循环、重复、移位操作时存储计数值DX:DX:数据寄存器，乘除运算时存储操作数、输入数据寄存器，乘除运算时存储操作数、输入/ /输出操作间输出操作间接寻址时存储接寻址时存储I/OI/O地址地址4 4、 四个专用寄存器四个专用寄存器 SPSP：堆栈指针，其内容与堆栈段寄存器：堆栈指针，其内容与堆栈段寄存器SSSS的内的内容相加，提供堆栈操作地址。容相加，提供堆栈操作地址。 BPBP：基址指针，构成段内偏移地址的

14、一部分。：基址指针，构成段内偏移地址的一部分。 SISI：（：（Source IndexSource Index）：）：SISI含有源地址意思含有源地址意思, ,产产生有效地址或实际地址的偏移量。生有效地址或实际地址的偏移量。 DIDI：（：（Destination IndexDestination Index）：）：DIDI含有目的意思含有目的意思, , 产生有效地址或实际地址的偏移量。产生有效地址或实际地址的偏移量。1 1、当、当80868086的指令队列有两个空字节，的指令队列有两个空字节，BIUBIU自动取指令到指令队自动取指令到指令队列中；列中；2 2、执行部件、执行部件EUEU准备

15、执行一条指令时，它从准备执行一条指令时，它从BIUBIU的指令队列取指的指令队列取指令，然后执行；令，然后执行；3 3、指令队列已满，、指令队列已满，BIUBIU与与EUEU又无总线请求时又无总线请求时, ,总线接口部件进总线接口部件进入空闲状态。入空闲状态。4 4、执行转移指令、调用指令、返回指令时，、执行转移指令、调用指令、返回指令时，BIUBIU自动清除指令自动清除指令队队 列，然后从新地址取指令，并立即送给列，然后从新地址取指令，并立即送给EUEU，然后再从新，然后再从新单元开始，从新填满队列机构。单元开始，从新填满队列机构。8086CPU8086CPU的特点：的特点：BIUBIU与与

16、EUEU是分开的，取指令与执行指令可以重是分开的，取指令与执行指令可以重叠。提高执行速度。叠。提高执行速度。 1 1、取指：取指：BIUBIU根据程序计数器，通过存储器接口从存储器根据程序计数器，通过存储器接口从存储器预取指令，填充到指令流字节队列预取指令，填充到指令流字节队列2 2、译码：译码：EUEU从指令流字节队列获得指令，译码后产生控从指令流字节队列获得指令，译码后产生控制信息制信息3 3、执行：执行：由控制信息完成对应指令的操作（取数：指令由控制信息完成对应指令的操作（取数：指令流字节队列、寄存器、存储器、流字节队列、寄存器、存储器、I/OI/O端口，通过地址加法器端口，通过地址加法

17、器提供地址）提供地址）n80868086的工作过程就是执行程序的过程，而程序的工作过程就是执行程序的过程，而程序由指令序列组成，实际上就是执行指令的过程。由指令序列组成，实际上就是执行指令的过程。 8086 8086微处理器是一个双列直插式器件，微处理器是一个双列直插式器件，它有它有4040个引脚。个引脚。 学习外部特性，除了要了解芯片的学习外部特性，除了要了解芯片的引脚信引脚信号号，更应该关注以下几个方面的问题：，更应该关注以下几个方面的问题：地址地址/数据线数据线地址地址/状态线状态线 ADAD1515 ADAD0 0（第（第2-162-16，3939脚）脚）地址地址/ /数据线：分时复用

18、，数据线：分时复用，双向，三态双向，三态。T1T1状态：状态：ADAD1515 ADAD0 0为地址信号为地址信号, ,输出；输出；T2T2状态：为高阻状态，为数据传输作准备状态：为高阻状态，为数据传输作准备T3T3、TWTW状态：数据信号，双向；状态：数据信号，双向；CPUCPU工作于存储器直接存取（工作于存储器直接存取（DMADMA）时，）时，ADAD1515 ADAD0 0为高阻状态；为高阻状态；工作过程：工作过程： 8086CPU8086CPU首先经首先经ADAD1919 ADAD0 0引脚引脚发出地址信息，经锁存器锁存，然后再根发出地址信息，经锁存器锁存，然后再根据指令功能在据指令功

19、能在ADAD1515 ADAD0 0上传送读上传送读/ /写数据。写数据。 A19/S6A19/S6 A16/S3A16/S3（35-3835-38脚）脚）地址地址/ /状态信号，状态信号，输出，三态输出，三态 8086CPU8086CPU首先发出地址信息锁存，然后输出首先发出地址信息锁存，然后输出状态信息状态信息S3S3 S6S6S3S3、S4S4指示当前使用的寄存器指示当前使用的寄存器 S4S3=00, S4S3=00, 使用使用ESES； S4S3=01, S4S3=01, 使用使用SSSS S4S3=10, S4S3=10, 使用使用CSCS； S4S3=11, S4S3=11, 使用

20、使用DSDSS5S5指示中断允许标志指示中断允许标志IFIF的状态，的状态，S6S6始终为低始终为低电平（不用）电平（不用）当当8086CPU8086CPU工作于工作于DMADMA时，处于浮空的高阻状时，处于浮空的高阻状态态访问存储器时才使用，访问访问存储器时才使用，访问I/OI/O端口时不用端口时不用数据数据/ /地址线为什么可以使用相同引脚？地址线为什么可以使用相同引脚？使用时必须依靠哪些技术？使用时必须依靠哪些技术？【答答】 （1 1）时间复用技术）时间复用技术 （2 2）地址锁存技术）地址锁存技术测试信号测试信号准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可

21、以进行数据传输。可以进行数据传输。存储器奇库片选存储器奇库片选最小最大模式信号最小最大模式信号非屏蔽中断请求信号非屏蔽中断请求信号可屏蔽中断请求信号可屏蔽中断请求信号复位信号。复位信号。读信号读信号n 控制总线（控制总线（8 8根）根） （1 1） BHE/SBHE/S7 7（引脚（引脚3434）：高高8 8位数据总线允许位数据总线允许/ /状态，分时复用，三态，状态，分时复用，三态，输出输出 BHE BHE在总线周期的在总线周期的T1T1状态输出，状态输出，S7S7在在T2T4T2T4时时输出。输出。 8086 8086中，中， BHE/S BHE/S7 7输出输出低电平低电平时，表示总线的

22、时，表示总线的高高8 8位位AD8AD15AD8AD15上的数据有效，上的数据有效，选择存储器的奇选择存储器的奇库（存储单元的地址全是奇地址）库（存储单元的地址全是奇地址） S7S7在在80868086中没有具体含义中没有具体含义 如何选择存储器的偶库呢？如何选择存储器的偶库呢？ ADAD0 0=0=0（地址线）（地址线）（2 2）RDRD（3232脚）：脚）：读控制，读控制，输出、三态、低电平有效输出、三态、低电平有效有效时，表示有效时，表示CPUCPU正在从存储器或正在从存储器或I/OI/O端口读入数据端口读入数据（3 3）READY READY （2222脚）：脚）：，输入、高电平有效输

23、入、高电平有效总线操作周期中，总线操作周期中，CPUCPU会测试该引脚。会测试该引脚。 如果为如果为高，有效高，有效，CPUCPU直接进入下一步，数据传送；直接进入下一步，数据传送； 如果为如果为低，无效低，无效，CPUCPU将插入等待周期。将插入等待周期。等待周期中仍然要监测等待周期中仍然要监测READYREADY信号，确定是否继续插信号，确定是否继续插入等待周期。入等待周期。（5 5）NMINMI（Non-Maskable InterruptNon-Maskable Interrupt）（1717脚）脚）不可屏蔽中断请求不可屏蔽中断请求，输入，上升沿有效，输入，上升沿有效，不能不能用软件来

24、屏蔽，所以优先级别高于用软件来屏蔽，所以优先级别高于INTRINTR（可屏（可屏蔽中断）。蔽中断）。（4 4）INTRINTR（Interrupt RequestInterrupt Request） （1818脚）脚）可屏蔽中断请求可屏蔽中断请求，输入、高电平有效输入、高电平有效。有效时，。有效时，表示请求设备向表示请求设备向CPUCPU申请可屏蔽中断。该中断请申请可屏蔽中断。该中断请求是否响应受控于求是否响应受控于IFIF（中断允许标志）、可以（中断允许标志）、可以被屏蔽掉。被屏蔽掉。（6 6）TESTTEST（2323脚）：等待测试信号，输入，低电脚）：等待测试信号，输入，低电平有效平有效

25、 CPU CPU执行执行WAITWAIT指令指令时，进入空转等待状态，且每隔时，进入空转等待状态，且每隔5 5个时钟周期对该引脚的输入进行个时钟周期对该引脚的输入进行一次测试一次测试。 若若TEST=1TEST=1时，时，CPUCPU停止执行指令继续处于等待状态，停止执行指令继续处于等待状态，直到直到TEST=0TEST=0时，等待状态结束，时，等待状态结束，CPUCPU继续指令被暂停的指继续指令被暂停的指令。令。 等待期间允许外部中断。等待期间允许外部中断。（7 7）MN/MXMN/MX（3333脚）：最小最大模式检测信号，输入脚）：最小最大模式检测信号，输入 输入为高电平，输入为高电平，8

26、0868086处于处于最小模式最小模式；输入为低电平，；输入为低电平，80868086处于处于最大模式最大模式(8) RESET(8) RESET（2121脚）：复位信号，输入，高电平有脚）：复位信号，输入，高电平有效效 80868086要求复位信号脉冲宽度不得小于要求复位信号脉冲宽度不得小于4 4个时钟个时钟周期，首次接通电源所引起的复位，要求高电平周期，首次接通电源所引起的复位，要求高电平不得小于不得小于5050s内部寄存器内部寄存器状态状态标志寄存器标志寄存器清除清除IP0000HCSFFFFHDS0000HSS0000HES0000H指令队列缓冲器指令队列缓冲器清除清除复位后复位后80

27、868086内内部寄存器的状部寄存器的状态如右所示态如右所示n最小模式最小模式 将总线控制逻辑电路减至最少将总线控制逻辑电路减至最少,8086,8086可可直接连接复用总线，不需要任何总线控制直接连接复用总线，不需要任何总线控制逻辑电路和总线驱动电路，逻辑电路和总线驱动电路，1 1个个CPUCPUn最大模式最大模式 支持多总线和协处理器，由总线控制器支持多总线和协处理器，由总线控制器芯片芯片82888288产生兼容多总线的总线控制信号产生兼容多总线的总线控制信号，多个多个CPUCPU 写信号写信号存储器存储器/IO控制信号控制信号为为1，选中存储器，选中存储器为为0，选中，选中IO接口接口数据

28、总线收发器状态数据总线收发器状态为为1,发送发送为为0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断响应信号中断响应信号局部总线保持请求信号局部总线保持请求信号局部总线保持响应信号局部总线保持响应信号 M/IOM/IO（2828脚）：脚）： I/OI/O或存储器访问，或存储器访问，输出、三态输出、三态该引脚输出高电平时，该引脚输出高电平时，M/IO=1M/IO=1，对存储器访问；，对存储器访问；该引脚输出低电平时，该引脚输出低电平时，M/IO=0M/IO=0，对，对I/OI/O口访问。口访问。 WRWR（2929脚）：脚）：写控制，写控制，输出，三态、输出，三态、 WR=0WR

29、=0有效有效CPUCPU正在对内存或正在对内存或I/OI/O设备进行写操作。设备进行写操作。 INTA(24INTA(24脚脚) )：中断响应信号，中断响应信号，输出，低电平有效输出，低电平有效有效时，表示来自有效时，表示来自INTRINTR引脚的中断请求已被引脚的中断请求已被CPUCPU响应响应,CPU,CPU进入中断响应周期。进入中断响应周期。 DENDEN（2626脚）：脚）：数据允许信号，数据允许信号，输出，三态，低电平有效输出，三态，低电平有效。有效时，表示当前数据总线上正在传送数据有效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动，可利用他来控制对数据总线的驱动

30、 DT/ RDT/ R（2727脚）：脚）：数据发送数据发送/ /接收，接收，输出、三态输出、三态该信号表明当前总线上数据的流向该信号表明当前总线上数据的流向 DT/R=0DT/R=0，低电平时数据输入，低电平时数据输入CPUCPU（接收）（接收） DT/R=1,DT/R=1,高电平时数据自高电平时数据自CPUCPU输出（发送）输出（发送） ALE ALE（2525脚）：脚）：，输出、三态、高电平有效输出、三态、高电平有效。ALEALE引脚有效时，表示复用引脚：引脚有效时，表示复用引脚：AD7 AD7 AD0 AD0和和A19/S6 A19/S6 A16/S3 A16/S3正在传送地址信息。由

31、于地址正在传送地址信息。由于地址信息在这些复用引脚上出现的时间很短暂，可以信息在这些复用引脚上出现的时间很短暂，可以利用利用ALEALE引脚将地址锁存起来。引脚将地址锁存起来。 HOLD (31 HOLD (31脚脚): ): 总线请求，总线请求，输入、高电平有效输入、高电平有效有效时，表示总线请求设备向有效时，表示总线请求设备向CPUCPU申请占有总线；申请占有总线；该信号从有效回到无效时，表示总线请求设备对总线的该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知使用已经结束，通知CPUCPU收回对总线的控制权。收回对总线的控制权。 HLDAHLDA（3030脚脚) ) ：

32、总线响应，总线响应，输出、高电平有效输出、高电平有效有效表示有效表示CPUCPU已响应总线请求并已将总线释放；已响应总线请求并已将总线释放；此时此时CPUCPU的地址总线、数据总线及具有三态输出的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线；设备可以顺利接管总线；待到总线请求信号待到总线请求信号HOLDHOLD无效，总线响应信号无效，总线响应信号HLDAHLDA也转为无效，也转为无效，CPUCPU重新获得总线控制权。重新获得总线控制权。 在在 8086CPU8086CPU的最小工作模式下，当的最小工作模式下

33、，当CPUCPU执行执行读写操作时，要利用哪些信号？读写操作时，要利用哪些信号？【答答】 当当CPUCPU访问存储器时访问存储器时, , 要利用要利用ALE( (地址锁存允许地址锁存允许信号输出信号输出) )， ( (数据允许控制数据允许控制) )， ( (数据收发状态数据收发状态) )， ( (存储器存储器/ /输入输出控制信号输出输入输出控制信号输出) )， （读信号输（读信号输出），出），READY( (准备就绪准备就绪) )， ( (存储器奇库片选信号存储器奇库片选信号) )。DENIOM /RDT /RDBHE状态信号状态信号队列状态线队列状态线请求请求/同意信号同意信号锁定信号锁定

34、信号 S2S0S2S0（引脚（引脚28262826）：）： 状态线，输出状态线，输出，用于总线控制器，用于总线控制器82888288译码生译码生成所有存储器和成所有存储器和IOIO端口访问的端口访问的控制信号控制信号S2S2S1S1S0S0状态状态82888288生成控制信号生成控制信号0 00 00 0中断响应中断响应INTAINTA0 00 01 1读端口读端口IORCIORC0 01 10 0写端口写端口IOWC AIOWCIOWC AIOWC0 01 11 1暂停暂停1 10 00 0取指取指MRDCMRDC1 10 01 1读存储器读存储器MRDCMRDC1 11 10 0写存储器写

35、存储器MWTC AMWCMWTC AMWC1 11 11 1被动被动 QS1QS0QS1QS0（引脚（引脚24252425） 队列状态线，输出队列状态线，输出，用，用于协处理器于协处理器80878087跟踪跟踪80868086内内部指令流队列。部指令流队列。QS1QS1QS0QS0状态状态0 00 0无操作无操作0 01 1指令的第一个字节出队指令的第一个字节出队1 10 0清空队列清空队列1 11 1指令的后续字节出队指令的后续字节出队 RQ/GT1,RQ/GT0RQ/GT1,RQ/GT0（引脚（引脚3030和和3131）：）： 请求请求/ /同意信号，输入同意信号，输入/ /输出输出，用于

36、协处理器，用于协处理器80878087需要访问存储器时向需要访问存储器时向80868086要求局部总线的控制权。要求局部总线的控制权。 LOCKLOCK（引脚（引脚2929）：）： 锁定信号，输出锁定信号，输出，用于，用于封锁总线仲裁器，不使其封锁总线仲裁器，不使其他总线主控器获得系统总他总线主控器获得系统总线控制权。线控制权。8086CPU8086CPU的形成三大总线时，为什么要对地址的形成三大总线时，为什么要对地址线进行锁存？用什么信号控制锁存？线进行锁存？用什么信号控制锁存？【答答】为了确保为了确保CPUCPU对存储器和对存储器和I/OI/O端口的正常读端口的正常读/ /写写操作，要求地

37、址和数据同时出现在地址总线和数据总操作，要求地址和数据同时出现在地址总线和数据总线上。而在线上。而在8086CPU8086CPU中中AD0AD0AD15AD15总线是地址总线是地址/ /数据复用数据复用的，因此需在总线周期的前一部分传送出地址信息，的，因此需在总线周期的前一部分传送出地址信息，并存于锁存器中，而用后一部分周期传送数据。并存于锁存器中，而用后一部分周期传送数据。80868086CPUCPU中是通过中是通过CPUCPU送出的送出的ALEALE高电平信号来控制锁存的。高电平信号来控制锁存的。 存储器是微机的存储和记忆部件，用来存储器是微机的存储和记忆部件，用来存放程序存放程序和数据和

38、数据（包括原始数据、中间结果和最终结果）（包括原始数据、中间结果和最终结果） 在计算机内部，程序和数据都是用在计算机内部，程序和数据都是用0 0、1 1组成的组成的二二进制进制代码的形式表示的。每一个代码的形式表示的。每一个0 0或或1 1就叫做就叫做1 1位位信息。信息。 存储器被划分为很多个存储单元，每个存储单元存储器被划分为很多个存储单元，每个存储单元以以字节字节为单位为单位顺序顺序存放数据和程序存放数据和程序 存储器的容量为存储单元的总和，取决于存储器的容量为存储单元的总和，取决于地址线地址线 地址：赋予每个存储单元的编号，通常用地址：赋予每个存储单元的编号，通常用1616进制进制表示

39、表示80868086：2020条地址线，直接访问条地址线，直接访问1MB1MB的存储空间。的存储空间。 物理地址为：物理地址为：00000HFFFFFH00000HFFFFFH。0149162536数据段数据段0200020102020203020402050206 8086CPU 8086CPU 一次可访问一次可访问1616位位数据，即两个存储单元；数据，即两个存储单元； 通常，多个字节的数据存通常，多个字节的数据存放规则是：放规则是： 高位在高端高位在高端 低位在低端低位在低端n存储器工作原理存储器工作原理20存储器单元的定位：存储器单元的定位：段地址段地址和和偏移地址偏移地址 一般情况下

40、，各段在存储器中的分配是由操作系一般情况下，各段在存储器中的分配是由操作系统负责的。每个段可以独立地占用统负责的。每个段可以独立地占用64K64K存储区，各存储区，各段也允许重叠（即大小也可据实分配）。段也允许重叠（即大小也可据实分配）。0150H0150HCSCS4200H4200H8C50H8C50HC000HC000HDSDSESESSSSS64K64K代码代码64K64K数据数据64K64K附加附加64K64K堆栈堆栈0200H0200HCSCS0400H0400H0480H0480HDSDSESESSSSS8K8K代码代码2K2K数据数据256B256B堆栈堆栈访问存储器类型访问存储

41、器类型隐含的隐含的段地址段地址可可”段更换段更换”的段地址的段地址段内偏移地址来源段内偏移地址来源取指令码取指令码CSCS无无IPIP堆栈操作堆栈操作SSSS无无SPSP字符串操作源地址字符串操作源地址DSDSCSCS，ESES，SSSSSISI字符串操作目的地址字符串操作目的地址ESES无无DIDIBPBP用作基址寄存器时用作基址寄存器时SSSSCSCS，DSDS，ESES由指令寻址方式求得有效地址由指令寻址方式求得有效地址EAEA一般数据存取一般数据存取DSDSCSCS，ESES，SSSS由指令寻址方式求得有效地址由指令寻址方式求得有效地址EAEA.20000H20000H25F60H25

42、F60H25F61H25F61H25F62H25F62H25F63H25F63H2000H2000H段基址段基址逻逻辑辑地地址址段内偏移地址段内偏移地址5F62H5F62H逻辑地址与物理地址逻辑地址与物理地址1616位偏移地址位偏移地址2020位的物理地址位的物理地址1616位段地址位段地址00000000 物理地址物理地址= =段地址段地址* *16D16D+ +偏移地址偏移地址如：如： 某个数据存放在某个数据存放在DS=8569HDS=8569H，DI=3721HDI=3721H的数据段的存储单元中，的数据段的存储单元中，此存储单元的物理地址此存储单元的物理地址为：为：+)+) 物理地址物理地址= =段地址