第3章组合逻辑电路1

1、第第3章章 组合逻辑电路组合逻辑电路组合逻辑电路特点及表示方法组合逻辑电路特点及表示方法SSI组合电路的分析与设计组合电路的分析与设计 常用组合逻辑电路常用组合逻辑电路MSI组合电路的设计组合电路的设计组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险3.1组合逻辑电路特点及表示方法组合逻辑电路特点及表示方法定义定义电路结构特点电路结构特点表示方法表示方法电路框图及一般表达式电路框图及一般表达式 组合逻辑电路定义组合逻辑电路定义组合逻辑电路是实现某一逻辑功能而没有组合逻辑电路是实现某一逻辑功能而没有记忆特性的数字电路。记忆特性的数字电路。其特点是电路任意时刻的稳态输出仅取决其特点是电路任意时刻的

2、稳态输出仅取决于该时刻的输入信号，而与电路原来的状于该时刻的输入信号，而与电路原来的状态无关。态无关。电路结构特点电路结构特点电路结构特点：电路结构特点：组合逻辑电路仅由门电路组成；组合逻辑电路仅由门电路组成；电路中无记忆元件，输入输出之间无反馈。电路中无记忆元件，输入输出之间无反馈。电路表示方法电路表示方法组合逻辑电路的表示方法有：组合逻辑电路的表示方法有：函数表达式函数表达式真值表或功能表真值表或功能表逻辑图逻辑图卡诺图卡诺图工作波形图工作波形图组合电路框图及一般表达式为：组合电路框图及一般表达式为：F1=f1(x1, x2, xn)F2=f2(x1, x2, xn)Fm=fm(x1, x

3、2, xn)组合电路组合电路x1x2xnF1F2Fm图图3-1组合逻辑电路框图组合逻辑电路框图输入输入逻辑逻辑变量变量输出输出逻辑逻辑函数函数3.2 SSI组合电路的分析与设计组合电路的分析与设计 分析方法：组合逻辑电路的分析就是分析方法：组合逻辑电路的分析就是根据给定的逻辑电路推导归纳出其逻辑根据给定的逻辑电路推导归纳出其逻辑功能。功能。设计方法：设计就是从给定的逻辑要设计方法：设计就是从给定的逻辑要求出发，求出逻辑图。求出发，求出逻辑图。 分析步骤分析步骤写输出逻辑表达式：写输出逻辑表达式：根据给定逻辑电路，根据给定逻辑电路，由输入由输入输出或由输出输出或由输出输入，逐级推导，写输入，逐级

4、推导，写出输出函数的表达式。出输出函数的表达式。简化逻辑表达式：简化逻辑表达式：根据需要，将表达式根据需要，将表达式化成最简式。化成最简式。列真值表：列真值表：将各种可能输入信号取值组合将各种可能输入信号取值组合代入表达式，求出真值表，得出逻辑关系。代入表达式，求出真值表，得出逻辑关系。确定逻辑功能：确定逻辑功能：根据函数表达式或真值表根据函数表达式或真值表判断电路的逻辑功能。判断电路的逻辑功能。例例3-1试分析图试分析图3-2所示电路的逻辑功能。所示电路的逻辑功能。010AAF 011AAF 012AAF 013AAF 解解: 由图由图3-2写出逻写出逻辑表达式辑表达式列出真值表列出真值表

5、A1 A0F0 F1 F2 F30 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 1表表3-1 例例3-1真值表真值表 例例3-1010AAF 011AAF 012AAF 013AAF 说明有效电平为高电平，且由输出状态便说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为译码功能。知道输入代码值，此种功能称为译码功能。确定逻辑功能：由真值表看出确定逻辑功能：由真值表看出例例3-1A1 A0F0 F1 F2 F30 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 1表表3-1 例例3-1真值表真值表 A1A0=00时，时，F0=

6、1，其余为，其余为0 A1A0=01时，时，F1=1，其余为，其余为0A1A0=10时，时，F2=1，其余为，其余为0A1A0=11时，时，F3=1，其余为，其余为0=A1A0=A1A0=A1A0=A1A0电路的逻辑功能电路的逻辑功能例例3-1若逻辑图为图若逻辑图为图3-3所示，则电路为低所示，则电路为低有效电平译码器。有效电平译码器。=A1A0=A1A0=A1A0=A1A0例例3-1例例3-2试分析图试分析图3-4所示电路的逻辑功能所示电路的逻辑功能解：写出逻辑表达式解：写出逻辑表达式301201101001DAADAADAADAAF 301201101001DAADAADAADAAF 列出

7、真值表列出真值表A1 A0F0 00 11 01 1D0D1D2D3例例3-2确定逻辑功能确定逻辑功能由表看出，由表看出，A1A0=00时，时，F=D0；A1A0=01时，时，F=D1；A1A0=10时，时，F=D2；A1A0=11时，时，F=D3。电路具有选择数据输入功能。电路具有选择数据输入功能。2021-11-12计算机科学与工程学院16设计步骤设计步骤列真值表：列真值表：首先确定所给实际逻辑问题的因首先确定所给实际逻辑问题的因果关系，将引起事件的原因确定为果关系，将引起事件的原因确定为输入变量输入变量，将，将事件所产生的结果作为事件所产生的结果作为输出函数输出函数。其次，要进行。其次，

8、要进行状态赋值，即用状态赋值，即用0，1表示输入信号和输出信号的表示输入信号和输出信号的逻辑状态，得到真值表。逻辑状态，得到真值表。由真值表写出逻辑函数表达式：由真值表写出逻辑函数表达式：对逻辑函数进行化简或变换：对逻辑函数进行化简或变换：化简时可根化简时可根据变量多少和情况，用公式法和图形法。据变量多少和情况，用公式法和图形法。按最简式画出逻辑图按最简式画出逻辑图2021-11-12计算机科学与工程学院17注意注意由于赋值不同，可得到不同的真值表，由于赋值不同，可得到不同的真值表，因而可得到不同的逻辑关系。因此应根因而可得到不同的逻辑关系。因此应根据状态赋值去理解据状态赋值去理解0，1的具体

9、含义。的具体含义。列真值表时，不会出现或不允许出现列真值表时，不会出现或不允许出现的输入信号状态组合和输入变量取值组的输入信号状态组合和输入变量取值组合可以不列出，如果列出，则可在相应合可以不列出，如果列出，则可在相应输出处记上输出处记上“”号，以示区别，化简时号，以示区别，化简时可作约束项处理。可作约束项处理。试用与非门设计一个三变量表决器。试用与非门设计一个三变量表决器。A、B、C三者中多数同意，提案通过，否则三者中多数同意，提案通过，否则提案不被通过。提案不被通过。解：方案一：同意用解：方案一：同意用1表示，不同意用表示，不同意用0表示；通过用表示；通过用1表示，不通过用表示，不通过用0

10、表示。表示。则列出真值表如表则列出真值表如表3-4所示。所示。例例3-3BCA000111101表决逻辑卡诺图方案一表决逻辑卡诺图方案一000001111A B C表表3-4 例例3-3真值表真值表F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111例例3-3CABCABCABCABF 例例3-3ABBCCAF图图3-5 方案一逻辑图方案一逻辑图&CABCABCABCABF 方案二：同意用方案二：同意用0表示，不同意用表示，不同意用1表示；表示；通过用通过用1表示，不通过用表示，不通过用0表示。则列出真表示。则列出真值表如表值表如表3-4所

11、示。所示。例例3-3ACCBBAACCBBAF A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111101000表表3-4 例例3-3真值表真值表表决逻辑卡诺图方案二表决逻辑卡诺图方案二BCA000111101011110000例例3-3ABBCCAF图图3-6 方案二逻辑图方案二逻辑图&ACCBBAACCBBAF 某工厂有某工厂有A、B、C三个车间，各需电力三个车间，各需电力10KW，由厂变电所的，由厂变电所的X，Y两台变压器两台变压器供电。其中供电。其中X变压器的功率为变压器的功率为13KVA（千伏安），（千伏安），Y变压器的功率为变压器

12、的功率为25KVA。为合理供电，需设计一个送电控制电路。为合理供电，需设计一个送电控制电路。控制电路的输出接继电器线圈。送电时控制电路的输出接继电器线圈。送电时线圈通电。不送电时线圈不通电。线圈线圈通电。不送电时线圈不通电。线圈动作电压动作电压12V，线圈电阻，线圈电阻300欧。欧。例例3-4解：解： 设设A、B、C为输入变量，为输入变量，X、Y为为输出逻辑函数。输出逻辑函数。A、B、C工作用工作用1表示，不工作用表示，不工作用0表示；表示；送电用送电用1表示，不送电用表示，不送电用0表示。表示。则三个车间的工作情况及变压器是否供则三个车间的工作情况及变压器是否供电，列于表电，列于表3-3中。

13、中。(一个车间工作时，一个车间工作时，X供供电，两个车间工作时，由电，两个车间工作时，由Y供电，三个车供电，三个车间同时工作时，间同时工作时，X、Y同时送电同时送电)。 例例3-4写逻辑函数表达式写逻辑函数表达式 ABCCBACBACBAX ABCCABCBABCAY 例例3-40 01 01 00 11 00 10 11 1000001010011100101110111X YABC表表3-3 例例3-4真值表真值表化简、变换化简、变换CBACBACBABCCBACBCBAABCCBACBACBAX )()()()(CABCABCABCABABCCABCBABCAY 例例3-4画逻辑图画逻辑

14、图由线圈动作电压由线圈动作电压12V，线圈电阻，线圈电阻300欧算欧算得线圈动作时，流过线圈电流等于得线圈动作时，流过线圈电流等于40mA，一般的逻辑门不可能带，一般的逻辑门不可能带40mA电电流。为此，流。为此，X、Y需经集电极开路非门需经集电极开路非门取反之后驱动线圈，逻辑图如图取反之后驱动线圈，逻辑图如图3-4示。示。例例3-4例例3-411=1=112V12VYXABC人类有四种基本血型人类有四种基本血型A、B、AB、O型。输血者型。输血者与受血者的血型必须符合下述原则：与受血者的血型必须符合下述原则：O型血可以型血可以输给任意血型的人，但输给任意血型的人，但O型血只能接受型血只能接受

15、O型血；型血；AB型血只能输给型血只能输给AB型，但型，但AB型能接受所有血型；型能接受所有血型；A型血能输给型血能输给A型和型和AB型，但只能接受型，但只能接受A型或型或O型型血；血；B型血能输给型血能输给B型和型和AB型，但只能接受型，但只能接受B型或型或O型血。试用与非门设计一个检验输血者与受血型血。试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出者与受血者的血型符合规定电路输出“1”（提示：（提示：电路只需要四个输入端。它们组成一组二进制代电路只需要四个输入端。它们组成一组二进制代码，

16、每组代码代表一对输血码，每组代码代表一对输血受血的血型对）。受血的血型对）。例例3-5解：解：用变量用变量A、B、C、D表示输血者、受血者表示输血者、受血者的血型对作为输入变的血型对作为输入变量，用量，用F表示血型是表示血型是否符合作为输出变量。否符合作为输出变量。可得真值表如表可得真值表如表3-6所所示。示。 血型与二进制数对应关系血型与二进制数对应关系O00A01B10AB11例例3-5A BC DF说明说明0 00 00 00 00 00 11 01 11111OOOAOBOAB0 10 10 10 10 00 11 01 10101A禁送禁送OAAA禁送禁送BAAB1 01 01 01

17、 00 00 11 01 10011B禁送禁送OB禁送禁送ABBBAB1 11 11 11 10 00 11 01 10001AB禁送禁送OAB禁送禁送AAB禁送禁送BABAB表表3-6 真值表真值表 ABABOA(01)B(10)AB(11)O(00)例例3-5由真值表画出卡诺图如图由真值表画出卡诺图如图3-8所示。由卡诺所示。由卡诺图得表达式如下：图得表达式如下： CBCDDABACBCDDABAF 说明说明ABCD00 0111 100001图图3-8输血、受血卡诺图输血、受血卡诺图11110110111000001101例例3-5CBCDDABACBCDDABAF 如何把一个具体问题抽

18、象为一个逻辑问题如何把一个具体问题抽象为一个逻辑问题是逻辑设计中最困难、也是最重要的一步。是逻辑设计中最困难、也是最重要的一步。如果不能把一个具体问题正确地用逻辑语如果不能把一个具体问题正确地用逻辑语言进行描述，则逻辑设计就无从谈起。言进行描述，则逻辑设计就无从谈起。说明说明设计一个判别二个设计一个判别二个n位二进制数之和奇偶位二进制数之和奇偶性的电路，当二数之和为奇数时电路输出性的电路，当二数之和为奇数时电路输出为为1，否则输出为，否则输出为0。设：二数为设：二数为A=an-1an-2.a1a0 B=bn-1bn-2.b1b0二个二个n位二进制数之和奇偶性取决于位二进制数之和奇偶性取决于a0

19、和和b0之和的奇偶性。之和的奇偶性。例例 0 1 1 0 0 0 0 1 1 0 1 1 Fa0 b0真值表真值表F=a0 b0=1Fa0b0真值表如下真值表如下3.3常用组合逻辑电路常用组合逻辑电路常用的组合逻辑电路有编码器、译码器、常用的组合逻辑电路有编码器、译码器、数据选择器、数据分配器、加法器、比较数据选择器、数据分配器、加法器、比较器、算术逻辑单元等。器、算术逻辑单元等。上节所介绍的分析方法和设计方法都适用上节所介绍的分析方法和设计方法都适用于将要介绍的常用组合电路。于将要介绍的常用组合电路。本节着重介绍其功能表示和应用。本节着重介绍其功能表示和应用。 3.3编码器编码器编码：是指对

20、一系列二值代码中的每一组编码：是指对一系列二值代码中的每一组代码赋予一固定的含意。代码赋予一固定的含意。编码器：实现编码的数字电路称作编码器。编码器：实现编码的数字电路称作编码器。本节主要介绍二进制编码器本节主要介绍二进制编码器 、二、二十进制十进制编码器和优先编码器编码器和优先编码器二进制编码器二进制编码器二进制编码器：用二进制编码器：用n位二进制代码对位二进制代码对N=2n个一般信号进行编码的电路，称为个一般信号进行编码的电路，称为二进制编码器。二进制编码器。 三位二进制编码器三位二进制编码器A2A1A0是三个输是三个输出端。出端。编码器的编码是唯编码器的编码是唯一的。即某一时刻，一的。即

21、某一时刻，只能对一个输入信只能对一个输入信号编码。号编码。I0、I1、I7是八是八个输入端，输入信个输入端，输入信号为低有效。号为低有效。对于一般编码器，只能对于一般编码器，只能有一个信号电平有效。有一个信号电平有效。故对于故对于I0、I1、I7 某某一时刻，只能有一个是一时刻，只能有一个是低电平，其余均为高电低电平，其余均为高电平。平。图中没有图中没有I0输入，输入，但但I1I7均为均为1时表时表明不对明不对I1I7编码，编码，而只能对而只能对I0编码，编码，此时此时A2A1A0为为000。76542IIIIA 76321IIIIA 75310IIIIA 注意：注意：输入变量上面的非号输入变

22、量上面的非号并不代表反变量，而并不代表反变量，而代表的是输入低电平代表的是输入低电平有效。有效。三位二进制编码器功能的真值表三位二进制编码器功能的真值表0I1I2I3I4I5I6I7I 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0A2 A1 A0输输 出出输输 入入三位二进制编码器功能的真值表

23、三位二进制编码器功能的真值表二进制编码器二进制编码器二二十进制编码器十进制编码器二二十进制编码器：将十进制数的十个十进制编码器：将十进制数的十个数字数字09编成二进制代码的电路，称为编成二进制代码的电路，称为二二十进制编码器。十进制编码器。CMOS型二型二十进制编码器十进制编码器C304表达式表达式:A3= 8+9A2=4+ 5+ 6+ 7A1=2+ 3+ 6+ 7A0=1+ 3+ 5+ 7+9逻辑图及表达式逻辑图及表达式十进制数十进制数0是隐含输入是隐含输入的。因为当的。因为当19各输各输入均无有效信号即无入均无有效信号即无高电平输入时，编码高电平输入时，编码器输出器输出A3A2A1A0为为

24、0000，恰好是，恰好是0的编码，的编码，故省去了故省去了0输入线。输入线。19中任意时刻中任意时刻只允许有一个输入只允许有一个输入为高电平信号，否为高电平信号，否则将在输出端发生则将在输出端发生混乱，出现错误，混乱，出现错误，为克服这一局限性，为克服这一局限性，采用优先编码器。采用优先编码器。真值表真值表000100100011010001010110011110001001000000001000000010000000100000001000000010000000100000001000000010000000100000000123456789A3 A2 A1 A0987654321

25、输输 出出输输 入入十进十进制数制数优先编码器优先编码器优先编码器允许同时在几个输入端加入有优先编码器允许同时在几个输入端加入有效输入信号，但电路只对其中优先级别最效输入信号，但电路只对其中优先级别最高的输入信号进行编码，而不理睬级别低高的输入信号进行编码，而不理睬级别低的信号。的信号。 优先编码器优先编码器逻辑图逻辑图真值表真值表表达式表达式多片级联举例多片级联举例70II 为编码输入端为编码输入端7I的优先权最高的优先权最高0I的优先权最低的优先权最低012AAA、为编码输出端为编码输出端(反码输出反码输出)SI为控制端为控制端(选通控制端选通控制端)S为选通输出端为选通输出端E为扩展端为

26、扩展端ES、是为扩展编码功能而设置的是为扩展编码功能而设置的 s76542)(IIIIIAs765435421)(IIIIIIIIIAs76564364210)(IIIIIIIIIIIAs76543210IIIIIIIIIS s76543210ss76543210)(IIIIIIIIIIIIIIIIIIIE10111111111 1000000001 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0

27、1 1 1 1 1 1 1 10 00000 000SE A2 A1 A0 I0 I1 I2 I3 I4 I5 I6 I7IS 输输 出出输输 入入表表3-9 74148的真值表的真值表 优先编码器优先编码器74148的引脚图及符号如图所示：的引脚图及符号如图所示：优先编码器优先编码器1234576GNDVCC8161514131210119 S E A2 A1 A0I I3 3 I I2 2 I I1 1 I I0 0 I I4 4 I I5 5 I I6 6 I I7 7 I Is s 74148例例3-6解：解：8线线3线优先编码器线优先编码器74148和与非门构成的电路和与非门构成的电

28、路如图所示。试说明该电路的逻辑功能。如图所示。试说明该电路的逻辑功能。II741487I2I1I5I6I4I3I8I9&11F0F3F1F2A0A1A2I0SSIIIIIF 98983 ：F2 =F1 = F0 =01 SI0 SI：8-3线优先编码器线优先编码器74148和与非门构成和与非门构成了了10线线-4线编码器线编码器 例例3-6真值表真值表 0 0 0 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1

29、1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1F2 F2 F1 F0 I2 I 3 I4 I5 I6 I7 I8 I9I1 输输 出出输输 入入I0 例例3-7解：解：74148的输出编码为反码形式，而题目的输出编码为反码形式，而题目要求输出为原码形式。根据题目要求需要两要求输出为原码形式。根据题目要求需要两片片74148，设片为低位片，片为高位片。，设片为低位片，片为高位片。按着高位优先的原则应首先允许高位片进按着高位优先的原则应首先允许高位片进行编码，

30、行编码，试用两片试用两片74148接成接成16线线-4线优先编码器，线优先编码器，输出编码为原码形式。输出编码为原码形式。SLHIS 0SH I0111111111111111110000000000000000 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1

31、 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1SEA3 A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12

32、 I13 I14 I15 输输 出出 输输 入入表表3-10 例例3-7的真值表的真值表3HAS 815II 中有低电平时，中有低电平时，A3A2A1A0为为1111-1000。07II 中有低电平时，中有低电平时，A3A2A1A0为为0111-0000。正常编码时，片和正常编码时，片和片总是只有一片工片总是只有一片工作。作。不工作的那片的不工作的那片的3个输个输出端都为高电平，使出端都为高电平，使与非门处于使能状态，与非门处于使能状态，为工作的一片编码数为工作的一片编码数据输出创造条件。据输出创造条件。工作的一片编码器的工作的一片编码器的3个输出端经与非门倒个输出端经与非门倒相后还原为原码。

33、相后还原为原码。3AS 片的片的1S0S片工作时，片工作时，否则，否则，121SSS021 EEE1, 0ES若有编码输入若有编码输入否则否则3.4译码器译码器译码是编码的逆过程。译码是编码的逆过程。在编码时所使用的每一种二进制代码状态，都赋在编码时所使用的每一种二进制代码状态，都赋予了特定的含义，即表示了一个确定的信号或对象。予了特定的含义，即表示了一个确定的信号或对象。把代码的特定含义把代码的特定含义“翻译翻译”出来的过程叫做译码。出来的过程叫做译码。实现译码操作的电路称做译码器。实现译码操作的电路称做译码器。译码器可以将输入代码的状态转换成相应的输出译码器可以将输入代码的状态转换成相应的

34、输出信号，以表示其原意。根据需要，输出信号可以是信号，以表示其原意。根据需要，输出信号可以是脉冲，也可以是电位。译码器种类很多。脉冲，也可以是电位。译码器种类很多。3.4译码器译码器二进制译码器二进制译码器74138二二-十进制译码器十进制译码器半导体数码管和七段字型译码器半导体数码管和七段字型译码器 二进制译码器二进制译码器把二进制代码的各种状态，按照其原意翻译把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，叫做二进制译码器。成对应输出信号的电路，叫做二进制译码器。二进制译码器中如果输入代码有二进制译码器中如果输入代码有n位，就有位，就有2n个输出信号，每个输出信号都对应了输入个

35、输出信号，每个输出信号都对应了输入代码的一种状态。这种译码器有时又称做变代码的一种状态。这种译码器有时又称做变量译码器，因为它可以译出输入变量的全部量译码器，因为它可以译出输入变量的全部状态。状态。 逻辑图逻辑图A2、A1、A0为二为二进制代码输入端进制代码输入端70FF 输出端，低电平有效输出端，低电平有效321SSS、为三个控制端为三个控制端01321SSS，译码器工作。否则禁止。译码器工作。否则禁止。0120AAAF 0121AAAF 0122AAAF 0123AAAF 0124AAAF 0125AAAF 0126AAAF 0127AAAF 表表3-11 74138的真值表的真值表111

36、11111111111110111111110111111110111111110111111110111111110111111110111111110 000001010011100101110111代码输入代码输入 0 11 01 01 01 01 01 01 01 0使能输入使能输入译码输出译码输出F0 F1 F2 F3 F4 F5 F6 F7A2 A1 A0S1 S2+S374138译码器译码器74138的符号图及引脚图如图所示。的符号图及引脚图如图所示。1234576ABCS2S3GNDS1VccY0Y1Y2Y3Y5Y48161514131210119Y7Y674138例例3-6试

37、用试用74138译码器实现译码器实现4线线-16线译码器。线译码器。解：解：74138只有三个代码输入端只有三个代码输入端(或称地址输或称地址输入端入端)。4线线-16线译码器应有四个地址输入端，设为线译码器应有四个地址输入端，设为A3A2A1A0。A2A1A0与单片与单片74138的的A2A1A0相接，相接，选控制端作为选控制端作为A3输入端。在输入端。在A3=0和和A3=1时应时应使低位片和高位片分别处于使能状态。有两种使低位片和高位片分别处于使能状态。有两种方案。方案。例例3-6试用试用74138译码器实现译码器实现4线线-16线译码器。线译码器。解：方案一解：方案一:+5VA0A1A2

38、A3S方案一：具有使能端方案一：具有使能端方案二：不带控制端方案二：不带控制端实现逻辑函数举例实现逻辑函数举例由于二进制译码器的每一个输出均是输入由于二进制译码器的每一个输出均是输入代码的最小项函数。故可用二进制译码器实代码的最小项函数。故可用二进制译码器实现逻辑函数。现逻辑函数。ABCCBACBACBAABCCBACBACBACBAF )7 , 4 , 2 , 1(),(7421012012012012FFFFAAAAAAAAAAAAF 令令A2=A，A1=B，A0=C，则则例例用用74138实现逻辑函数实现逻辑函数F=(1，2，4，7)。二二-十进制译码器有很多种，其输入为一十进制译码器有

39、很多种，其输入为一组组BCD码，输出是一组高、低电平信号。码，输出是一组高、低电平信号。按其输入、输出线数又称做按其输入、输出线数又称做4线线-10线译线译码器。码器。CMOS二二-十进制译码器十进制译码器CC4028逻辑图逻辑图表达式表达式级联举例级联举例二二十进制译码器十进制译码器CC4028的逻辑图(参见P64图3-18)F9F8F7F6F5F4F3F2F1F0&A3A2A1A01111111&111111111111111111CC4028为两为两级译码，第级译码，第一级为下半一级为下半部分，将输部分，将输入数据译为入数据译为七项：七项：第二级译码第二级译码将下部七项将

40、下部七项分别组合译分别组合译码输出为右码输出为右下十项下十项10AA 10AA 10AA 10AA 32AA 32AA 32AA 01230AAAAF 01231AAAAF 01232AAAAF 01236AAAAF 01235AAAAF 01233AAAAF 01234AAAAF 01237AAAAF 01238AAAAF 01239AAAAF 二二十进制译码器十进制译码器二二十十进进制制译译码码器器A0A1A2A3F0F1F2F3F4F5F6F7F8F9图3-24 CC4028的逻辑符号和外引脚图18765432161591011121314F4VSSF2F0F7F9F5F6VDDF3F1

41、F8A2A1A3A0CC4028表3-12 CC4028的真值表1000000000010000000000100000000001000000000010000000000100000000001000000000010000000000100000000001F0 F1 F2 F3 F4 F5 F6 F7 F8 F9输 出0000000100100011010001010110011110001001A3 A2 A1 A0输 入A3A2A1A0只能输入只能输入8421码。码。六个无关项没有参与化简，出现这些无关项时，译码器六个无关项没有参与化简，出现这些无关项时，译码器也不会出现错误。输出

42、全为也不会出现错误。输出全为0。当将当将A3端置端置0，输入，输入A2A1A0的的3位二进制码就可位二进制码就可以在输出端转译为八进制码。以在输出端转译为八进制码。 多片级联多片级联用多片用多片CC4028级联，可构成级联，可构成N位二进制位二进制2N地地址译码器。址译码器。用两片用两片CC4028构成的构成的4位二进制码转译成位二进制码转译成16地址地址码。码。当输入为当输入为00000111时，片的时，片的A3=0，F0F7输出输出1，片的片的A3=1， F0F7（815）输出）输出0；当输入为当输入为10001111时，片的时，片的A3=0，F0F7输出输出1，片的，片的A3=1 F0F

43、7（07）输出）输出0。当当A3A2A1A0为为10101111时，时，F0F9全为全为0。当将当将A3置置0输入输入A2A1A0的二进制码就可在输出端转的二进制码就可在输出端转译为八进制码。译为八进制码。图3-25 CC4028 级联图CC40280 1 2 3 4 5 6 7A0A1A2F3F4F5F6F7F8F9A3F0F1F2CC40288 910 11121314 15A0A1A2F3F4F5F6F7F8F9A3F0F1F2&半导体数码管和七段字型译码器半导体数码管和七段字型译码器数码管即数码显示器。数码管即数码显示器。常用的数码显示器有半导体数码管，荧光常用的数码显示器有半

44、导体数码管，荧光数码管，辉光数码管和液晶显示器等。数码管，辉光数码管和液晶显示器等。由于各种工作方式的显示器件对译码器的由于各种工作方式的显示器件对译码器的要求各不相同，故需根据不同的显示器件要求各不相同，故需根据不同的显示器件介绍其显示译码器。介绍其显示译码器。本节只研究驱动七段发光二极管的显示译本节只研究驱动七段发光二极管的显示译码器，故首先介绍七段发光二极管的简单码器，故首先介绍七段发光二极管的简单显示原理。显示原理。半导体数码管和七段字型译码器半导体数码管和七段字型译码器一些特殊半导体材料，如磷砷化镓作成的一些特殊半导体材料，如磷砷化镓作成的PN结，结，当外加正向电压时，可以将电能转换

45、为光能，从当外加正向电压时，可以将电能转换为光能，从而发出清晰悦目的光线。利用这种而发出清晰悦目的光线。利用这种PN结，可封装结，可封装成单个的发光二极管，也可封装成分段式（或点成单个的发光二极管，也可封装成分段式（或点阵式）的显示器件，如用七个作成条形的发光二阵式）的显示器件，如用七个作成条形的发光二极管排列成组合字型。还常在其右下角组合一个极管排列成组合字型。还常在其右下角组合一个圆形发光二极管用来显示数字中的小数点。这种圆形发光二极管用来显示数字中的小数点。这种数码管常称为数码管常称为七段数码管七段数码管。按其内部结构可分为共阴极和共阳极数码管如图按其内部结构可分为共阴极和共阳极数码管如

46、图3-26示。示。半导体数码管半导体数码管七段字型译码器七段字型译码器熄灭熄灭熄灭熄灭显示数显示数字符号字符号0000001100111100100100000110100110001001001100000000111100000000001100111111111111110000000abcdefg输输 出出 1 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 0 0 0 0 0 0 1

47、LT RBI A3 A2 A1 A0 BI/RBO输输 入入表表3-13 74LS47功能表功能表试灯输入试灯输入LT0 10 0 0 0 0 0 0BI灭灯输入灭灯输入RBO灭零输出灭零输出001 1 1 1 1 1 11 1 1 1 1 1 1熄灭熄灭RBI灭零输入灭零输入00 0 0 0熄灭当当 作为灭零输出端使用时，本位灭零后输作为灭零输出端使用时，本位灭零后输出低电平。用于控制相邻位是否应该灭零。图中整出低电平。用于控制相邻位是否应该灭零。图中整数部分的个位和小数部分的十分位没有使用灭零功数部分的个位和小数部分的十分位没有使用灭零功能，当全部数据为零时则可保留显示能，当全部数据为零时

48、则可保留显示0.0，否则七位，否则七位将会全部熄灭。将会全部熄灭。 RBOBI /RBO灭零输出灭零输出用输出低电平有用输出低电平有效的译码器驱动效的译码器驱动共阳极数码管和共阳极数码管和用输出高电平有用输出高电平有效的译码器驱动效的译码器驱动共阴极数码管的共阴极数码管的接线图。图中接线图。图中R为限流电阻。为限流电阻。3.5 数据分配器和数据分配器和数据选择器数据选择器 数据分配器数据分配器数据选择器数据选择器数据分配器数据分配器数 据 分 配 器 又 称 多 路 解 调 器数 据 分 配 器 又 称 多 路 解 调 器 , 简 称简 称DEMUX。其功能是将一路数据根据需要送到被指其功能是

49、将一路数据根据需要送到被指定的一路输出通道上去。定的一路输出通道上去。数据分配器是一个多输出的逻辑电路。数据分配器是一个多输出的逻辑电路。开关开关K受地址输入受地址输入A、B控制，将数据控制，将数据D分配分配到选定的通道中去。例如，到选定的通道中去。例如，AB=01时，将时，将D送送到到W1通道。通道。数据分配器的原理示意图数据分配器的原理示意图DF 0当当A2A1A0=000时时DF 1A2A1A0=001时时DF 7A2A1A0=111时时用三线用三线-八线译码器八线译码器74138可以实现八路可以实现八路DEMUX。例例F0 0F1 1F2 2F3 3F4 4F5 5 F6 6F7 77

50、413874138S1 1 S2 2 S3 3A2 2 A1 1 A0 0A2 2 A1 1 A0 01 1D数据输入数据输入原码输出原码输出(a) 反码输出反码输出032 SS若令若令S1=D， 则构成另一种则构成另一种DEMUX。DF 0DF 1DF 7即当即当A2A1A0=000时，时， A2A1A0=001时，时，A2A1A0=111时，时，数据选择器数据选择器 数据选择器又叫多路开关，简称数据选择器又叫多路开关，简称MUX (Multiplexer)。数据选择器的逻辑功能是在。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择地址选择信号的控制下，从多路数据中选择一路数据

51、作为输出信号。一路数据作为输出信号。数据选择器原理示意图数据选择器原理示意图A1A0D0D1D2D3E四选一数据选择器逻辑图四选一数据选择器逻辑图1F&11111mi (i=0,1,2,3)是地址是地址选择信号选择信号A1和和A0的四的四个最小项。每当个最小项。每当A1和和A0有一组确定取值时，有一组确定取值时，F有相应的数据输出。有相应的数据输出。 30301201101001iiiDmDAADAADAADAAF表达式表达式E由逻辑图可列出数据选择器的输出函数表达式由逻辑图可列出数据选择器的输出函数表达式(在在 = 0时选择器工作时选择器工作)：A1A0D0D1D2D3E四选一数据选

52、择器逻辑图四选一数据选择器逻辑图1F&11111双四选一数据选择器双四选一数据选择器74153的逻辑图的逻辑图表表3-17 74153功能表功能表0 0D0 (D0)D1 (D1)D2 ( D2)D3 ( D3) D0D3 (D0D3)D0D3 (D0D3)D0D3 (D0D3)D0D3 (D0D3)10000 0 00 11 01 1F1 (F2)Di ( Di)E (E)A1 A0数数 据据使使 能能地址选择地址选择输输 出出数数 据据74153的功能表的功能表八选一数据选择器八选一数据选择器74151 70ii70126012501240123012201210120012iDm

53、DAAADAAADAAADAAADAAADAAADAAADAAAF2021-11-12计算机科学与工程学院92集成集成8选选1数数据选择器据选择器74LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND70012701210120iiimDAAADAAADAAADY70012701210120iiimDAAADAAADAAADYS0 时S1 时，选择器被禁止，无论地址码是什么，Y 总是等于 0八选一数据选择器八选一数据选择器74151表表3-16 7415

54、1的功能表的功能表1D0D1D2D3D4D5D6D70D0D1D2D3D4D5D6D7010101010011001100001111100000000FFA1A2A3E用用74153双双4选一构成选一构成8选一数据选择器选一数据选择器2021-11-12计算机科学与工程学院95 Y Y74LS151(2)D7 D0 A2A1A0 EN Y Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7 D0A3A2A1A0S2S1Y2Y1YY2Y1用用8选选1数据选择器的扩展为数据选择器的扩展为16选选1A30 时，1S0、2S1，片(2)禁止、片(1)工作A31时，1S1、2S0

55、，片(1)禁止、片(2)工作数据选择器实现逻辑函数数据选择器实现逻辑函数由于数据选择器的输出函数形式是与由于数据选择器的输出函数形式是与-或或式，所以，可以用数据选择器实现任意式，所以，可以用数据选择器实现任意函数。函数。 输入变量的个数与数据选择器的地址输入变量的个数与数据选择器的地址变量个数相等时变量个数相等时一般单输出组合逻辑电路都可以用数据选择一般单输出组合逻辑电路都可以用数据选择器来实现。器来实现。代数比较法代数比较法5VABCD2D0D1D4D5D6D7D3EFA2A1A0F=(m1,m2,m4,m7)例例试用八选一数据选择器实现逻辑函数试用八选一数据选择器实现逻辑函数F(A,B,

56、C)=(m1,m2,m4,m7)。数据选择器实现逻辑函数数据选择器实现逻辑函数若实现的函数变量比所用的若实现的函数变量比所用的MUX地址地址变量个数多，是否仍可以用代数比较法变量个数多，是否仍可以用代数比较法呢？呢？回答是肯定的。回答是肯定的。当当MUX地址变量为地址变量为n，函数变量为，函数变量为n+1时，时，先从先从n+1个函数变量中选取其中的个函数变量中选取其中的n个变量个变量与地址变量一一对应，再将函数展开为这与地址变量一一对应，再将函数展开为这n个变量的最小项之和的形式，这时各最小项个变量的最小项之和的形式，这时各最小项的系数可能是常量的系数可能是常量0或或1，也可能是剩余变量，也可

57、能是剩余变量的原变量或反变量。的原变量或反变量。ABCCBACBACBAABCCBACBACBAF 301201101001DAADAADAADAAF CD0D1D2A0A1D3FE(m1+m2+m4+m7)BACDDCDD 2130,&3.6 数值比较电路数值比较电路数值比较电路是用来比较两个二进制数数值比较电路是用来比较两个二进制数的大小或是否相等的电路。的大小或是否相等的电路。比较原理比较原理一位比较器一位比较器四位比较器四位比较器比较原理比较原理比较两个二进制数的大小要从最高位开比较两个二进制数的大小要从最高位开始比较直至最低位。始比较直至最低位。如对于如对于A=A3A2A1A

58、0和和B=B3B2B1B0，若，若A3B3，以下各位不必比较，就可判断，以下各位不必比较，就可判断AB，反之，若，反之，若A3B3，则，则ABi，AiBi，Ai=Bi。其真值表如表。其真值表如表3-19所示。所示。表表3-19 一位比较器真值表一位比较器真值表输输 入入输输 出出AiBi(Ai=Bi)(AiBi)01010110110000100001由表可得出一位比较器的由表可得出一位比较器的三个输出端的逻辑表达式分三个输出端的逻辑表达式分别为：别为： iiii)(BABA iiii)(BABA iiii)(BABA (Ai=Bi)AiBi(AiBi)图图3-33一位比较器一位比较器1&am

59、p;11一位比较器逻辑图一位比较器逻辑图iiii)(BABA iiii)(BABA iiii)(BABA 四位比较器四位比较器中规模四位数值比较器中规模四位数值比较器CC14585(74LS85)的逻辑图和逻辑符号如图的逻辑图和逻辑符号如图3-34所示。所示。四位比较器四位比较器(ab)B0A0B1A1B2A2B3A3(AB)(A=B)(AB、Ab、ab) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0Bi Aib) (aB) (AB3A3

60、B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0BAb a=baBAb a=b ab74LS85(2)实现逻辑图实现逻辑图例例A B C DF1 F2 F30 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 0 01 0 01 0 01 0 01 0 01 0 00 1 00 0 10 0 10 0 10 0 10 0 10 0 1解：若把解：若把A、B、C、D看看成二进制数时，成二进制数时，ABCD=0110时，时，F2=1；ABCD0110时，时，F3=1；上述分析