第三章TMS320C24x片内外设

1、第第3章章 TMS320C24x片内外设片内外设1. 事件管理模块（事件管理模块（EV）事件管理器（事件管理器（EV)模块为控制系统（运动控模块为控制系统（运动控制和电机控制）的开发提供了强大功能。制和电机控制）的开发提供了强大功能。事件管理器模块事件管理器模块EV主要包含：主要包含： 3个通用定时器个通用定时器 、3个全比较单元个全比较单元、3个简单个简单比较单元比较单元、PWM电路电路 、4个捕获单元个捕获单元 、2个个正交编码正交编码QEP电路电路 、事件管理器模块中断控事件管理器模块中断控制电路制电路 等。等。 1 通用定时器（通用定时器（GPT，3个，个，16位）位）(1) GPT的

2、输入输出信号的输入输出信号 GPT的输入信号的输入信号： 它可接受如下输入信号，这些信号主要是它可接受如下输入信号，这些信号主要是GPT运行所运行所需要的时钟：需要的时钟：直接来自直接来自CPU内部的时钟内部的时钟CPUCLK。外部时钟输入外部时钟输入TMKCLK，最大频率为，最大频率为CPUCLK的的1/4。定时器的方向输入信号定时器的方向输入信号TMKDIR。复位信号复位信号RESET。 GPT2、GPT3可以组成一个可以组成一个32位定时器，这时，位定时器，这时，GPT2的溢出作为的溢出作为GPT3的输入信号。的输入信号。GPT和和QEP电路一电路一起使用时，起使用时，QEP产生产生GP

3、T需要的时钟和方向信号。需要的时钟和方向信号。GPT的输出信号的输出信号 根据不同的控制寄存器设置，根据不同的控制寄存器设置，GPT可以产生如下可以产生如下输出信号。输出信号。通用定时器比较通用定时器比较/PWM输出信号，由引脚输出信号，由引脚TxPWM/TxCMP输出。输出。至模拟至模拟/数字转换模块数字转换模块ADC的模数转换启动信号。的模数转换启动信号。至本身比较逻辑或全至本身比较逻辑或全/单比较单元的下溢、上溢、单比较单元的下溢、上溢、比较匹配和周期匹配信号。比较匹配和周期匹配信号。计数方向指示位。计数方向指示位。v定时器相关引脚v定时器相关寄存器（2）控制寄存器）控制寄存器 GPT的

4、控制寄存器有四个，的控制寄存器有四个，TxCON（x=1、2、3）和）和GPTCON，前者用于三个定时器的独立控制，后者用于，前者用于三个定时器的独立控制，后者用于GPT模块的整体控制。模块的整体控制。vTxCON TxCON决定了各定时器的自身操作方式，映射到局部数决定了各定时器的自身操作方式，映射到局部数据存储器的据存储器的7404h、7408h、740Ch。其位布置如下图。其位布置如下图。vGPTCON GPTCON决定了所有各定时器的相关操作方式，该寄存决定了所有各定时器的相关操作方式，该寄存器被映射到局部数据存储器的器被映射到局部数据存储器的7400h。其位布置如下图。其位布置如下图

5、。2. 通用定时器计数模式通用定时器计数模式 每个通用定时器有每个通用定时器有6个可选择的计数模式：个可选择的计数模式： 1）停止停止/保持模式保持模式。 2）单增计数模式单增计数模式。 3）连续增计数模式连续增计数模式。 4）定向增定向增/减计数模式减计数模式。 5）单增单增/减计数模式减计数模式。 6）连续增连续增/减计数模式减计数模式。 （一）停止（一）停止/保持模式保持模式 该状态下，该状态下，GPT停止计数操作且保持当前状态。停止计数操作且保持当前状态。此时，定时器此时，定时器/计数器、比较输出、预定标计数器都保计数器、比较输出、预定标计数器都保持不变。持不变。 （二）单增计数模式（

6、二）单增计数模式 单增计数模式下，单增计数模式下，GPT内部计数器对定标后的时钟输入进行内部计数器对定标后的时钟输入进行计数，直到计数，直到计数器寄存器（计数器寄存器（TxCNT）的值与的值与周期寄存器（周期寄存器（TxPR）的值匹配。随后，将完成如下操作：的值匹配。随后，将完成如下操作：v1）下一个时钟的上升沿，）下一个时钟的上升沿，GPT将计数器复位为将计数器复位为0。v2）复位定时器计数操作使能位（）复位定时器计数操作使能位（TxCON/Bit6），禁止计数器的），禁止计数器的后续操作。后续操作。v3）计数器复位时钟的下降沿，）计数器复位时钟的下降沿，置位周期中断标志置位周期中断标志。v

7、4）计数器复位后的下一个时钟的下降沿，）计数器复位后的下一个时钟的下降沿，置位下溢中断标志置位下溢中断标志。 用户可以通过设置用户可以通过设置TxCON的定时器使能位来重新启动的定时器使能位来重新启动GPT的计数操作。的计数操作。问：单增模式触发几个中断标志？问：单增模式触发几个中断标志？单增计数模式图单增计数模式图注意：注意：v周期中断信号、下溢中断信号等均可以被设置用来周期中断信号、下溢中断信号等均可以被设置用来启动启动ADC转换。转换。v如果如果TxCNT的初始值（的初始值（0000-FFFFh）小于周期寄）小于周期寄存器的值，则向上计数到匹配为止；如果初始值大存器的值，则向上计数到匹配

8、为止；如果初始值大于周期寄存器的值，则向上计数到于周期寄存器的值，则向上计数到FFFFh，然后回，然后回零，再向上计数到和周期寄存器的值匹配。零，再向上计数到和周期寄存器的值匹配。v向上计数到向上计数到FFFF时，通用定时器的上溢标志将在时，通用定时器的上溢标志将在两个两个CPU时钟周期后被设置。时钟周期后被设置。v在该模式下，在该模式下，GPTCON的计数方向指示位为的计数方向指示位为1。外。外部或内部部或内部CPU时钟都可以被用做定时器输入时钟。时钟都可以被用做定时器输入时钟。TMRDIR引脚上的输入信号将被通用定时器忽略。引脚上的输入信号将被通用定时器忽略。（三）连续增计数模式（三）连续

9、增计数模式 这个模式下，这个模式下，GPT对定标后的输入脉冲进行计数，对定标后的输入脉冲进行计数，TxCNT和周期寄存器和周期寄存器TxPR的值匹配后，自动清零。然后，隔的值匹配后，自动清零。然后，隔一个定标时钟周期，再重新开始计数，如此连续循环。一个定标时钟周期，再重新开始计数，如此连续循环。 达到匹配值时，将进行如下操作：达到匹配值时，将进行如下操作：v1）下一个时钟的上升沿，）下一个时钟的上升沿，GPT将计数器复位为将计数器复位为0。v2）计数器复位时钟的下降沿，）计数器复位时钟的下降沿，置位周期中断标志置位周期中断标志。v3）计数器复位后下一个时钟的下降沿，）计数器复位后下一个时钟的下

10、降沿，置位下溢中断标志置位下溢中断标志。v4）计数器复位后下一个时钟的上升沿，重新从）计数器复位后下一个时钟的上升沿，重新从0开始计数。开始计数。 计数器时序图见下图。计数器时序图见下图。连续增计数模式图连续增计数模式图注意： v 除了第一个周期外，以后的每个周期等于除了第一个周期外，以后的每个周期等于TxPR+1个定标个定标时钟周期。时钟周期。v 如果如果TxCNT的初始值（的初始值（0000-FFFFh）小于周期寄存器的）小于周期寄存器的值，则向上计数到匹配再从零开始计数；如果初始值大于周值，则向上计数到匹配再从零开始计数；如果初始值大于周期寄存器的值，则向上计数到期寄存器的值，则向上计数

11、到FFFFh，然后回零，再向上计，然后回零，再向上计数。实际上，除了连续循环计数外，周期、下溢、上溢中断数。实际上，除了连续循环计数外，周期、下溢、上溢中断等标志的设置和相关动作，都由各自的匹配事件产生，和单等标志的设置和相关动作，都由各自的匹配事件产生，和单增计数模式是一样的。增计数模式是一样的。v 在该模式下，在该模式下，GPTCON的计数方向指示位为的计数方向指示位为1。外部或内。外部或内部部CPU时钟都可以被用做定时器输入时钟。时钟都可以被用做定时器输入时钟。TMRDIR引脚上引脚上的输入信号将被通用定时器忽略。的输入信号将被通用定时器忽略。 （四）定向增四）定向增/减计数模式减计数模

12、式v这种方式一般用于这种方式一般用于计数器计数器1和和3。此时，。此时，TMRDIR引脚上的电引脚上的电平用于决定计数方向。高电平为增计数，低电平为减计数。平用于决定计数方向。高电平为增计数，低电平为减计数。v初始值可以是初始值可以是0000-FFFFh的任何值。具体计数方法分如下的任何值。具体计数方法分如下几种情况：几种情况： 1当当TxCNT初始值小于初始值小于TxPR时：时： 1）当）当TMRDIR为低电平时，向下计数到为低电平时，向下计数到0。只要。只要TMRDIR维持低电平，维持低电平，TxCNT将维持将维持0不变。不变。 2）当）当TMRDIR为高电平时，向上计数到和为高电平时，向

13、上计数到和TxPR匹配。只匹配。只要要TMRDIR维持高电平，维持高电平，TxCNT将维持匹配值不变。将维持匹配值不变。 2当当TxCNT初始值等于初始值等于TxPR时：时： 1）当）当TMRDIR为低电平时，向下计数到为低电平时，向下计数到0。只要。只要TMRDIR维持低电平，维持低电平，TxCNT将维持将维持0不变。不变。 2）当）当TMRDIR为高电平时，只要为高电平时，只要TMRDIR维持高电平，维持高电平，TxCNT将维持匹配值不变。将维持匹配值不变。 3当当TxCNT初始值大于初始值大于TxPR时：时： 1）当）当TMRDIR为低电平时，向下计数到匹配值，然后继续为低电平时，向下计

14、数到匹配值，然后继续计数到计数到0。只要。只要TMRDIR维持低电平，维持低电平，TxCNT将维持将维持0不变。不变。 2）当）当TMRDIR为高电平时，向上计数到为高电平时，向上计数到FFFFh。只要。只要TMRDIR维持高电平，维持高电平，TxCNT将维持将维持FFFFh不变。不变。v该模式的周期、下溢、上溢中断等标志的设置和相关动作，都该模式的周期、下溢、上溢中断等标志的设置和相关动作，都由各自的匹配事件产生，和单增计数模式是一样的。由各自的匹配事件产生，和单增计数模式是一样的。v定时器时钟可以使用内部或外部时钟，定时器时钟可以使用内部或外部时钟，TMRDIR的电平则决定的电平则决定了计

15、数器的方向。了计数器的方向。 4. 计数器计数器2的区别的区别定向增定向增/减计数模式（预定标因子减计数模式（预定标因子=1，TxPR=3）图）图 （五）单增（五）单增/减计数模式减计数模式 在该计数模式下，通用定时器在该计数模式下，通用定时器/计数器对定标后计数器对定标后的时钟脉冲进行计数，首先增计数到匹配值，然后的时钟脉冲进行计数，首先增计数到匹配值，然后改变计数方向，减计数到改变计数方向，减计数到0为止。此时，完成一个为止。此时，完成一个计数周期，并做如下操作：计数周期，并做如下操作：v1）复位定时器使能位（）复位定时器使能位（TxCON/Bit6）来禁止继续）来禁止继续操作。操作。v2

16、）复位预定标因子。）复位预定标因子。v3）停止计数并保持当前状态。）停止计数并保持当前状态。 如果如果TxCNR的初值小于的初值小于TxPR的值，则先增计的值，则先增计数到匹配值，再减计数到零。如初始值等于匹配值，数到匹配值，再减计数到零。如初始值等于匹配值，则直接减计数到则直接减计数到0。如初始值大于匹配值，则先计。如初始值大于匹配值，则先计数到数到FFFFh，然后回零，再增计数到匹配值，再反，然后回零，再增计数到匹配值，再反向减计数到零。向减计数到零。单增单增/减计数模式（减计数模式（TxPR=3）图）图注意：注意：v该模式的周期、下溢、上溢中断等标志的设置和相该模式的周期、下溢、上溢中断

17、等标志的设置和相关动作，都由各自的匹配事件产生，和单增计数模关动作，都由各自的匹配事件产生，和单增计数模式是一样的。但要注意，此模式下的周期匹配事件式是一样的。但要注意，此模式下的周期匹配事件是在计数周期中间过程中发生的，和前几种方式有是在计数周期中间过程中发生的，和前几种方式有区别。区别。v用户可以通过写用户可以通过写1到使能位（到使能位（TxCON/Bit6）来重新）来重新启动计数过程。启动计数过程。v当计数方向为增时，当计数方向为增时，GPTCON的方向指示位为的方向指示位为1，方向为减时，指示位为方向为减时，指示位为0。外部。外部TMRDIR被忽略。外被忽略。外部时钟或内部部时钟或内部

18、CPU时钟都可以用做定时器的时钟输时钟都可以用做定时器的时钟输入。入。 （六）连续增（六）连续增/减计数模式减计数模式v这种模式下，每当计数器复位为零时，将重复单增这种模式下，每当计数器复位为零时，将重复单增/减计数减计数模式下的操作；无须任何硬件或用户程序的干预，就能进行模式下的操作；无须任何硬件或用户程序的干预，就能进行连续周期性计数。连续周期性计数。v如果如果TxCNR的初值小于的初值小于TxPR的值，则先增计数到匹配值，的值，则先增计数到匹配值，再减计数到零，然后循环计数。如初始值等于匹配值，则直再减计数到零，然后循环计数。如初始值等于匹配值，则直接减计数到接减计数到0，再继续循环。如

19、初始值大于匹配值，则先计，再继续循环。如初始值大于匹配值，则先计数到数到FFFFh，然后回零，再循环计数。，然后回零，再循环计数。v该模式的周期、下溢、上溢中断等标志的设置和相关动作，该模式的周期、下溢、上溢中断等标志的设置和相关动作，都由各自的匹配事件产生，和单增计数模式是一样的。都由各自的匹配事件产生，和单增计数模式是一样的。v当计数方向为增时，当计数方向为增时，GPTCON的方向指示位为的方向指示位为1，方向为减，方向为减时，指示位为时，指示位为0。外部。外部TMRDIR被忽略。外部时钟或内部被忽略。外部时钟或内部CPU时钟都可以用做定时器的时钟输入。时钟都可以用做定时器的时钟输入。连续

20、增连续增/减计数模式图减计数模式图3. 通用定时器的比较操作通用定时器的比较操作 (PWM输出，p45)u各通用定时器都有一个比较寄存器各通用定时器都有一个比较寄存器TxCMPR和一个比较和一个比较/PWM引脚引脚TxPWM/TxCMP，定时器的值总是和对应，定时器的值总是和对应TxCMPR的值的值相比较，当两者相等时，就发生比较匹配事件。相比较，当两者相等时，就发生比较匹配事件。uPWM基本原理基本原理 非对称波形的输出非对称波形的输出 GPT处于处于单增或连续增计数模式单增或连续增计数模式时，在比较时，在比较/PWM输出输出引脚上产生非对称波形。如果引脚高电平有效，引脚信号的引脚上产生非对

21、称波形。如果引脚高电平有效，引脚信号的变化顺序是：变化顺序是：v1计数开始前，计数开始前， TXPWM输出为输出为0。v2输出保持不变，直到比较匹配事件发生。输出保持不变，直到比较匹配事件发生。v3发生比较匹配事件时，发生比较匹配事件时，TXPWM引脚产生电平跳变。引脚产生电平跳变。v4输出保持不变，直到该计数周期结束。输出保持不变，直到该计数周期结束。v5如果下一个计数周期的比较寄存器值不是如果下一个计数周期的比较寄存器值不是0，则发生周期，则发生周期匹配事件后的那个周期结束时，输出复位为匹配事件后的那个周期结束时，输出复位为0。如下图。如下图。关于比较寄存器的值，还有如下三种特殊情况：关于

22、比较寄存器的值，还有如下三种特殊情况：v1）如计数周期开始时，比较值为）如计数周期开始时，比较值为0，则在整个计数周期内，则在整个计数周期内，引脚一直为引脚一直为1（高）。（高）。2）如果比较值大于周期寄存器的值，则整个计数周期都维持为）如果比较值大于周期寄存器的值，则整个计数周期都维持为0。TxCMPRTxPR时时,则无此脉冲输出。则无此脉冲输出。3）如果比较值等于周期寄存器的值，则在周期结束前的最后一个计数脉冲）如果比较值等于周期寄存器的值，则在周期结束前的最后一个计数脉冲内输出一个计数时钟脉冲。内输出一个计数时钟脉冲。下图为连续增计数模式的下图为连续增计数模式的GPT比较比较/PWM输出

23、图。输出图。 对称波形的输出对称波形的输出 GPT处于处于单增单增/减或连续增减或连续增/减减计数模式时，在计数模式时，在比较比较/PWM输出引脚上产生对称波形。如果引脚高输出引脚上产生对称波形。如果引脚高电平有效，引脚信号的变化顺序是：电平有效，引脚信号的变化顺序是： 1计数开始前，输出为计数开始前，输出为0。 2信号保持不变，直到比较匹配事件发生。信号保持不变，直到比较匹配事件发生。 3发生比较匹配事件时，引脚产生电平跳变。发生比较匹配事件时，引脚产生电平跳变。 4信号保持不变，直到第二次比较匹配事件发生。信号保持不变，直到第二次比较匹配事件发生。 5第二次比较匹配事件发生时，引脚信号产生

24、反向第二次比较匹配事件发生时，引脚信号产生反向跳变。跳变。 6信号保持不变，直到该计数周期结束。信号保持不变，直到该计数周期结束。v第一次匹配指增计数期间（前半周期），第二次匹配指减计第一次匹配指增计数期间（前半周期），第二次匹配指减计数期间（后半周期）。数期间（后半周期）。v关于比较寄存器的值，还有如下几种特殊情况（正逻辑）：关于比较寄存器的值，还有如下几种特殊情况（正逻辑）：v1）如周期开始时，比较值为）如周期开始时，比较值为0，输出将被置，输出将被置1，直到下次比，直到下次比较匹配事件发生。较匹配事件发生。v2）如果因比较匹配事件导致输出从）如果因比较匹配事件导致输出从0到到1跳变后，后

25、半个周跳变后，后半个周期内比较值为期内比较值为0，则输出信号将保持，则输出信号将保持1，直到该计数周期结束。，直到该计数周期结束。v3）如果输出在下一计数周期到来时保持高电平，而新周期）如果输出在下一计数周期到来时保持高电平，而新周期比较值为比较值为0，则继续保持，则继续保持1不变（不变（1-1）；如果下一个计数周）；如果下一个计数周期的比较寄存器值不是期的比较寄存器值不是0，则该计数周期结束时，信号复位，则该计数周期结束时，信号复位为为0（1-0）。）。v4）如果前半周期比较值大于或等于周期寄存器的值，则信）如果前半周期比较值大于或等于周期寄存器的值，则信号将不跳变。但如下半周期发生周期匹配

26、事件，则输出电平号将不跳变。但如下半周期发生周期匹配事件，则输出电平仍然发生跳变。仍然发生跳变。v总结一下，实际上总结一下，实际上PWM对称输出的规律就是：对称输出的规律就是：v1）标准的标准的PWM对称波形应在增对称波形应在增/减计数的对应前后减计数的对应前后半周各发生一次匹配事件，每次发生匹配事件，信半周各发生一次匹配事件，每次发生匹配事件，信号将跳变。此时无论前后半周，都有号将跳变。此时无论前后半周，都有0TxCMPRTxPR，则视，则视为没有匹配条件，信号将不跳变为没有匹配条件，信号将不跳变。连续增连续增/减计数模式的减计数模式的GPT比较比较/PWM输出图输出图注意：注意：1. 定向

27、增定向增/减计数模式下的比较输出减计数模式下的比较输出 该方式下，比较该方式下，比较/PWM输出引脚不会发生任何变化，但输出引脚不会发生任何变化，但比较中断系统依然有效。比较中断系统依然有效。2. 通用定时器的复位状态通用定时器的复位状态 通用定时器在发生任意复位操作时，其状态变化如下：通用定时器在发生任意复位操作时，其状态变化如下：GPTCON的计数方向指示位被置的计数方向指示位被置1。除了计数方向指示位外，控制寄存器除了计数方向指示位外，控制寄存器TxCON、GPTCON其余各位均被置其余各位均被置0。通用定时器操作被禁止。通用定时器操作被禁止。所有定时器中断标志位被复位为所有定时器中断标

28、志位被复位为0。所有定时器中断屏蔽位被复位为所有定时器中断屏蔽位被复位为0，即中断被屏蔽。，即中断被屏蔽。所有比较所有比较/PWM输出引脚被设置为高阻态。输出引脚被设置为高阻态。2 比较单元比较单元 EV模块有三个全比较单元、三个简单比较单元。模块有三个全比较单元、三个简单比较单元。每个全比较单元有每个全比较单元有2个比较个比较/PWM输出引脚，每个简输出引脚，每个简单比较单元有单比较单元有1个比较个比较/PWM输出引脚。输出引脚。1. 简单比较单元简单比较单元简单比较单元时钟由通用定时器简单比较单元时钟由通用定时器1或或2提供。提供。3个单比较单元包括：个单比较单元包括：1）3个可读写的个可

29、读写的16位比较寄存器（位比较寄存器（SCMPRx，x=1、2、3），），各带有一个投影寄存器。各带有一个投影寄存器。2）1个可读写的比较控制寄存器个可读写的比较控制寄存器COMCON，所有比较寄存器，所有比较寄存器共享。共享。3）1个个16位单比较动作控制寄存器位单比较动作控制寄存器SACTR，带，带1个投影寄存器。个投影寄存器。4）3个对称个对称/非对称波形发生器。非对称波形发生器。5）3个比较个比较/PWM（3态）输出引脚态）输出引脚PWMy/CMPy（y=7、8、9），极性可编程。），极性可编程。6）比较、中断和输出控制逻辑。）比较、中断和输出控制逻辑。下面是简单比较单元逻辑框图：下面

30、是简单比较单元逻辑框图：简单比较单元结构框图简单比较单元结构框图 3个比较单元的操作与通用定时器类似，存在区个比较单元的操作与通用定时器类似，存在区别如下：别如下：1）简单比较单元的时钟输入来源于定时器）简单比较单元的时钟输入来源于定时器1或或2。2）简单比较单元的工作特性由自身的控制寄存器）简单比较单元的工作特性由自身的控制寄存器COMCON、SACTR控制。控制。 简单比较单元时序波形与通用定时器相同，出现匹配事件时，也简单比较单元时序波形与通用定时器相同，出现匹配事件时，也将设置中断标志，并申请中断。实际上，就是将设置中断标志，并申请中断。实际上，就是T1CNT、T2CNT的值和的值和S

31、CMPx进行比较操作。进行比较操作。2. 全比较单元全比较单元v用于三相桥式电路（一）结构（一）结构 3个全比较单元包括：个全比较单元包括：v1）3个可读写的个可读写的16位比较寄存器位比较寄存器(CMPRx，x=1、2、3)，各，各带一个投影寄存器。带一个投影寄存器。v2）1个可读写的比较控制寄存器个可读写的比较控制寄存器COMCON，所有比较寄存器，所有比较寄存器共享。共享。v3）1个个16位全比较动作控制寄存器位全比较动作控制寄存器ACTR，带，带1个投影寄存器。个投影寄存器。v4）6个比较个比较/PWM(3态态)输出脚输出脚PWMy/CMPy(y=1、2、3、4、5、6)，极性可编程。

32、，极性可编程。v5）控制、中断和输出控制逻辑。）控制、中断和输出控制逻辑。 下图是全比较单元逻辑框图：下图是全比较单元逻辑框图：全比较单元结构框图全比较单元结构框图（二）全比较单元的控制（二）全比较单元的控制 （1）全比较单元时钟由通用定时器）全比较单元时钟由通用定时器1提供。提供。 （2）通用定时器可处于任何工作模式，定向增减方）通用定时器可处于任何工作模式，定向增减方式时，比较输出不发生变化。式时，比较输出不发生变化。 （3）所需要的输入信号有：）所需要的输入信号有： 1）控制寄存器的控制信号控制寄存器的控制信号。 2）来自于通用定时器来自于通用定时器1的计数信号、下溢信号和的计数信号、下

33、溢信号和周期匹配信号周期匹配信号。 3）复位信号复位信号。 （4）COMCON寄存器也控制全比较单元，它还受寄存器也控制全比较单元，它还受自身的控制寄存器自身的控制寄存器ACTR控制。控制。（三）全比较单元的两种工作模式（三）全比较单元的两种工作模式 通过设置通过设置COMCON，可以规定全比较单元工作于如下两种，可以规定全比较单元工作于如下两种模式。模式。 （1）比较模式）比较模式 当当COMCON中全比较操作被使能，且比较模式被选中时，中全比较操作被使能，且比较模式被选中时，通用定时器的计数器就不断地和全比较单元的比较寄存器进行比通用定时器的计数器就不断地和全比较单元的比较寄存器进行比较。

34、当发生匹配时，进行如下操作：较。当发生匹配时，进行如下操作： 1）两个输出脚根据）两个输出脚根据ACTR的设置发生电平跳变。该引脚有四种状的设置发生电平跳变。该引脚有四种状态：保持、复位（低）、置位（高）、比较匹配触发。态：保持、复位（低）、置位（高）、比较匹配触发。 2）设置全比较单元的中断标志。过程与通用定时器类似。）设置全比较单元的中断标志。过程与通用定时器类似。 （2）PWM模式模式 全比较单元被设置为全比较单元被设置为PWM模式时，类似于通用定时器的比模式时，类似于通用定时器的比较操作，引脚上将产生较操作，引脚上将产生PWM输出。区别是：输出。区别是： 1）全比较单元使用自身的控制寄

35、存器。）全比较单元使用自身的控制寄存器。 2）输出波形受内部死区单元和空间矢量）输出波形受内部死区单元和空间矢量PWM逻辑电路的改变。逻辑电路的改变。（四）全比较单元的使用设置步骤（四）全比较单元的使用设置步骤 为了实现全比较单元的操作，用户可以按如下为了实现全比较单元的操作，用户可以按如下步骤设置：步骤设置： 1）设置）设置T1PR，给出计数周期。，给出计数周期。 2）设置）设置ACTR，确认输出逻辑等。，确认输出逻辑等。 3）初始化）初始化CMPRx，设置比较值。，设置比较值。 4）设置）设置COMCON。 5）设置）设置T1CON，规定，规定T1的工作模式。的工作模式。 可以看到，可以看

36、到，所有比较单元都不能独立工作，需要和所有比较单元都不能独立工作，需要和通用定时器配合操作。通用定时器配合操作。3. 比较单元控制寄存器比较单元控制寄存器 比较单元有比较单元有COMCON、ACTR、SACTR等控等控制寄存器。制寄存器。（一）比较控制寄存器（一）比较控制寄存器COMCON（工作方式、使能、重载条件）（工作方式、使能、重载条件）-7411H（二）全比较动作控制寄存器（二）全比较动作控制寄存器ACTR（空间矢量、输出逻辑）（空间矢量、输出逻辑）-7413H（三）单比较动作控制寄存器（三）单比较动作控制寄存器SACTR（输出逻辑）（输出逻辑）-7414H4. 与全比较单元相关的与全

37、比较单元相关的PWM电路电路vPWM控制是电动机运动控制应用中，广泛使用的控制是电动机运动控制应用中，广泛使用的技术。与全比较单元相关的技术。与全比较单元相关的PWM电路可在极大的电路可在极大的减少减少CPU或用户干预的情况下，产生带有可编程或用户干预的情况下，产生带有可编程死区和输出极性的死区和输出极性的6个个PWM脉冲输出。脉冲输出。vPWM电路电路主要包括如下部分：主要包括如下部分：非对称非对称/对称波形发生器对称波形发生器。可编程死区单元（可编程死区单元（DBU）。）。输出逻辑输出逻辑。空间矢量空间矢量PWM状态机状态机。死区单元死区单元 死区单元是针对全比较单元的死区单元是针对全比较

38、单元的PWM工作模式而设置的。工作模式而设置的。 如下图，死区单元用于形成如下图，死区单元用于形成PWM死区，这个死区是可死区，这个死区是可编程的。它包含如下部分：编程的。它包含如下部分：1个用户可读写的个用户可读写的16位死区定时器控制寄存器位死区定时器控制寄存器DBTCON。1个输入时钟预定标器。个输入时钟预定标器。采用采用CPU时钟输入。时钟输入。内部内部3个个8位减计数器。位减计数器。控制、比较逻辑。控制、比较逻辑。（1）死区定时器控制寄存器）死区定时器控制寄存器DBTCON -7415H 位位15-8 DBT7一一DBT0：规定了：规定了3个个8位死区定时器的周期值。位死区定时器的周

39、期值。 位位7 EDBT3：死区定时器：死区定时器3使能位（对应使能位（对应PWM5和和PWM6）。）。 位位6 EDBT2：死区定时器：死区定时器2使能位（对应使能位（对应PWM3和和PWM4）。）。 位位5 EDBT1：死区定时器：死区定时器1使能位（对应使能位（对应PWM1和和PWM2）。）。 位位4-3 DBTPS1-DBTPS0：死区定时器的预定标因子。：死区定时器的预定标因子。 位位2-0： 保留。保留。（2）死区的产生）死区的产生v一个全比较单元在处于比较模式时，死区功能将被禁止。一个全比较单元在处于比较模式时，死区功能将被禁止。v死区单元的输入信号是死区单元的输入信号是PH1、

40、PH2、PH3，分别来自全比较，分别来自全比较单元的非对称单元的非对称/对称波形发生器和矢量状态机；其输出是对称波形发生器和矢量状态机；其输出是DTPH1/DTPH1_、DTPH2/DTPH2_、DTPH3/DTPH3_，与，与PH1、PH2、PH3分别对应。分别对应。v当死区功能未被使能时，每个单元的两个输出信号完全相同当死区功能未被使能时，每个单元的两个输出信号完全相同；当被使能后，则；当被使能后，则2个信号的跳变点不再相同，而是具有一个信号的跳变点不再相同，而是具有一段时间间隔，该间隔称为段时间间隔，该间隔称为“死区死区”。v死区的时间长度由控制寄存器死区的时间长度由控制寄存器DBTCO

41、N决定，假定其决定，假定其15-8位是位是m，预定标因子，预定标因子4-3位是位是1/p，则：，则：死区长度死区长度=pm个时钟个时钟周期周期。5. 比较单元和比较单元和PWM电路中电路中PWM波形总结波形总结（1）PWM信号信号 PWM是一组具有特定载波周期和频率，但宽度可以调节的脉冲序列。为了是一组具有特定载波周期和频率，但宽度可以调节的脉冲序列。为了对每周期内的脉冲宽度进行调节，需要有另一列具有需要值的调制信号。对每周期内的脉冲宽度进行调节，需要有另一列具有需要值的调制信号。PWM信号广泛用于电动机的控制，该信号可以用来控制驱动功率器件的开信号广泛用于电动机的控制，该信号可以用来控制驱动

42、功率器件的开闭时间，从而实现对电动机的驱动特性可调节。闭时间，从而实现对电动机的驱动特性可调节。载波载波调制信号调制信号PWM波形波形（2）EV的的PWM输出输出 DSP的的PWM信号产生，是通过定时器和比较信号产生，是通过定时器和比较器来产生的。一般方法是：器来产生的。一般方法是：使定时器工作在连续增或连续增减方式；使定时器工作在连续增或连续增减方式；对定时器给出一个合适的周期值，作为载波周期；对定时器给出一个合适的周期值，作为载波周期；给出一个合适的比较值，作为调节信号，通过调节给出一个合适的比较值，作为调节信号，通过调节增、减计数过程中的比较匹配点，控制脉冲宽度。增、减计数过程中的比较匹

43、配点，控制脉冲宽度。 通常，全比较单元的通常，全比较单元的6个输出，可以产生个输出，可以产生6组死区可组死区可编程的驱动信号，用于控制三相电机的驱动。由于编程的驱动信号，用于控制三相电机的驱动。由于DSP的可编程特性，从而使控制具有相当的灵活性，的可编程特性，从而使控制具有相当的灵活性，适合交流异步电机、直流无刷电机、磁组电机等。适合交流异步电机、直流无刷电机、磁组电机等。(3) EV寄存器的设置寄存器的设置 为了产生合理的为了产生合理的PWM波形，需要设置如下寄存器：波形，需要设置如下寄存器：设置合理的设置合理的TxPR值，以设定合理的载波周期。值，以设定合理的载波周期。设置和装载设置和装载

44、ACTR，以控制输出波形的逻辑；，以控制输出波形的逻辑；设置和装载设置和装载DBTCON，以设置合理的死区；，以设置合理的死区；初始化初始化CMPRx，以调制合理的脉冲宽度；，以调制合理的脉冲宽度；设置和装载设置和装载COMCON，以设置工作模式、使能输出、确，以设置工作模式、使能输出、确定重载条件等；定重载条件等；设置和装载设置和装载T1CON、T2CON，以设置定时器的计数方式，以设置定时器的计数方式，并启动操作；并启动操作；刷新刷新CMPRx，实现动态调制过程。，实现动态调制过程。 (4) 非对称非对称PWM波形的产生波形的产生 由于连续增计数模式下，在计数器清零时时，输出进行二由于连续

45、增计数模式下，在计数器清零时时，输出进行二次翻转。使用全比较单元产生非对次翻转。使用全比较单元产生非对PWM称波形的要点是：称波形的要点是：用用T1CON将通用定时器设置成将通用定时器设置成连续增连续增计数方式。计数方式。对通用定时器对通用定时器1的周期寄存器的周期寄存器T1PR载入周期值。载入周期值。COMCON配置成使能配置成使能比较比较操作。操作。在在COMCON中使能中使能PWM操作。操作。在在COMCON中使能对应的中使能对应的输出引脚输出引脚。对对DBTCON设置设置死区值死区值。对对ACTR进行设置，选择正确的输出逻辑。进行设置，选择正确的输出逻辑。在每个周期写入新的比较值在每个

46、周期写入新的比较值CMPRx，以动态调整占空比。，以动态调整占空比。(5) 对称对称PWM波形的产生波形的产生n对称对称PWM波形比非对称波形应用更加广泛，由于它的增、波形比非对称波形应用更加广泛，由于它的增、减计数期间，都可以控制比较点，因而增加了控制的灵活性。减计数期间，都可以控制比较点，因而增加了控制的灵活性。n其过程和非对称波形类似，惟独不同的是，定时器处于其过程和非对称波形类似，惟独不同的是，定时器处于连续连续增增/减减计数方式。计数方式。4 空间矢量空间矢量PWM 空间矢量是指构成三相功率转换器的空间矢量是指构成三相功率转换器的6个晶体个晶体管之间的一种特殊开关机制，可以使三相绕管

47、之间的一种特殊开关机制，可以使三相绕组中产生的组中产生的电流谐波最小电流谐波最小。所谓空间矢量的所谓空间矢量的PWM方法，就是通过方法，就是通过6个晶个晶体管的体管的8种基本空间矢量组合来逼近施加到电种基本空间矢量组合来逼近施加到电动机的三个输入相电压。动机的三个输入相电压。 2 捕获单元捕获单元1. 捕获单元结构捕获单元结构 EV有有4个捕获单元，可记录个捕获单元，可记录4个捕获输入个捕获输入引脚引脚CAPx上的事件。当在捕获输入引脚上的事件。当在捕获输入引脚CAPx上检测到一个设定的转换时，上检测到一个设定的转换时，GP定时定时器的值被捕获并存储在相应的器的值被捕获并存储在相应的2级深度级

48、深度FIFO堆栈中。堆栈中。 下图是下图是EV的捕获单元结构框图。的捕获单元结构框图。捕获单元结构框图捕获单元结构框图捕获单元包括下列特性：捕获单元包括下列特性：1个个16位的捕获控制寄存器位的捕获控制寄存器CAPCON (可读可读/写写)。1个个16位的捕获位的捕获FIFO状态寄存器状态寄存器CAPFIF0。可选择通用定时器可选择通用定时器2或作为时基。或作为时基。每个捕获单元有每个捕获单元有1个个2级深的级深的FIFO队列。队列。4个施密特触发器输入引脚个施密特触发器输入引脚CAPx（x=1，2，3，4），每个），每个捕捉输入引脚和内部捕捉输入引脚和内部CPU时钟同步，为使跳变被捕捉，输入

49、时钟同步，为使跳变被捕捉，输入必须在当前电平保持两个必须在当前电平保持两个CPU时钟周期。输入引脚时钟周期。输入引脚CAP1和和CAP2也可用作正交编码器脉冲电路的输入引脚。也可用作正交编码器脉冲电路的输入引脚。用户可定义跳变检测方式用户可定义跳变检测方式(上升沿，下降沿或二者上升沿，下降沿或二者)。每个捕获单元有每个捕获单元有1个屏蔽标志位。个屏蔽标志位。捕获单元的操作不影响任何定时器的操作。捕获单元的操作不影响任何定时器的操作。捕获单元捕获单元4中断标志的置位可以编程用于启动中断标志的置位可以编程用于启动ADC。2. 捕获操作捕获操作在捕捉使能后，相应输入引脚上的指定跳变会将在捕捉使能后，

50、相应输入引脚上的指定跳变会将所选的通用定时器的计数值装入到相应的所选的通用定时器的计数值装入到相应的FlFO堆堆栈。同时如果有一个或更多有效的捕捉值保存在栈。同时如果有一个或更多有效的捕捉值保存在FlFO堆栈堆栈(CAPFlFO位不等于位不等于0)中，则相应的中中，则相应的中断标志位被置断标志位被置1。如果该中断标志没有被屏蔽，产。如果该中断标志没有被屏蔽，产生一个外设中断请求。生一个外设中断请求。p63从捕捉单元输入引脚处发生跳变到所选通用定时从捕捉单元输入引脚处发生跳变到所选通用定时器的计数值被锁存之间的延时需要器的计数值被锁存之间的延时需要3.5到到4.5个个CPU时钟周期。时钟周期。3

51、. 捕获单元寄存器捕获单元寄存器 捕获单元有捕获单元有1个个16位的控制寄存器位的控制寄存器CAPCON和和1个个16位状态寄存器位状态寄存器CAPFIFO。 CAPCON还用于还用于正交编码电路的控制，由于用定时器正交编码电路的控制，由于用定时器2或或3，因此也，因此也将用到将用到T2CON或或T3CON。（1）捕获控制寄存器）捕获控制寄存器CAPCON-7420H（2）捕获）捕获FIFO状态寄存器状态寄存器CAPFIFO-7422H3 正交编码脉冲电路（正交编码脉冲电路（QEP）1. 结构结构正交编码脉冲电路可用于连接光电编码器获得旋正交编码脉冲电路可用于连接光电编码器获得旋转机械的位置、方向和速度等信息。转机械的位置、方向和速度等信息。QEP电路可电路可以对以对CAP1/QEP1和和CAP2/QEP2引脚上的正交编引脚上的正交编码输入脉冲进行解码和计数。码输入脉冲进行解码和计数。正交编码脉冲电路可提供定时器正交编码脉冲电路可提供定时器2、3或或2和和3级联级联形成的形成的32位定时器的时钟及定时计数方向。位定时器的时钟及定时