传感器转速检测显示装置设计论文(课程设计)

1、页眉内容目录第一章传感器原理与检测技术课程设计任务书 21.1 课程设计任务 21.2 课程设计目的 21.3 课程设计要求 21.4 课程设计内容 21.5 课程设计报告要求 21.6 课程设计进度安排 31.7 课程设计考核办法 3第二章 总体设计方案 42.1 设计思路 42.2 原理图 4第三章 整形电路 63.1 40106 芯片介绍 63.2 整形电路设计 7第四章 计数电路 94.1 4518 芯片介绍 94.2 计数电路设计 10第五章 锁存电路 125.1 74LS374 芯片介绍 125.2 锁存电路设计 13第六章 译码、显示电路 146.1 数码管介绍 146.2 45

2、43 芯片介绍 146.3 译码、显示电路设计 15第七章 时钟、单稳态电路 167.1 时钟、单稳态电路设计 167.1.2 单稳态设计 17第八章 调试、运行结果 208.1 制作和调试 208.1.1 调试中遇到的问题 208.1.2 各部分电路的波形图 208.2 电路设计的优缺点分析 21第九章 设计总结 23参考文献 24元器件清单 25第一章传感器原理与检测技术课程设计任务书题目：转速检测显示装置设计1.1 课程设计任务测速是工农业生产中经常遇到的问题，人们经常需要精确测量每秒钟转轴的转 速，学会对电机转速的测量和显示具有重要的意义。本设计采用光电传感器感受输 入光信号，产生的脉

3、冲电信号，该脉冲信号送入计数器，累计所产生的脉冲数，并 使计数器每秒钟做一次清零，就可以记下每秒钟的转速。在每次周期性的清零前一 时刻，将计数器记下的数值传入寄存器存储，并进行显示，这就是测量到的上一秒 钟的转速。1.2 课程设计目的1）掌握利用光电传感器进行非接触式转速测量的方法；2）掌握测量和显示电路的设计方法；3）培养实践技能，提高分析和解决实际问题的能力。1.3 课程设计要求1）转速测量显示范围为 09999 转/ 秒。2）转速测量误差每秒不超过一圈，内部时钟稳定度每天不超一秒。3）电路原理要求简单，便于制作调试，元件成本低廉易购。1.4 课程设计内容1、整形电路、计数电路、锁存电路、

4、时钟电路和译码显示电路的设计；2、电路的连接和各部分调试；3、硬件电路原理图及清单。1.5 课程设计报告要求 报告中提供如下内容：1、目录2、正文2.1 课程设计任务书；2.2 总体设计方案2.3 调试、运行结果（包含各部分电路的波形图）3、设计小结（心得体会）4、参考文献1.6 课程设计进度安排进度表如表 1-1 所示表 1-1工作日工作内容第1天布置课程设计任务，查找相关资料，熟悉相关芯片第2天设计总体方案和绘制原理图第3天调试各部分电路第4天调试各部分电路，系统联调第5天完成课程设计报告，答辩1.7 课程设计考核办法本课程设计满分为 100 分，从课程设计平时表现、课程设计报告及课程设计

5、答 辩三个方面进行评分，其所占比例分别为 20%、40%、40%。第二章 总体设计方案2.1 设计思路（1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一个 圆盘，在圆盘上挖六小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一 圈既光电管导通六次，利用此信号做为脉冲计数所需。（2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须 对计数器清零一次，因为电路实行秒更新， 所以计数器到译码电路之间有锁存电路， 在计数器进行计数的过程中对上一次的数据进行锁存显示， 这样做不仅解决了数码 显示的逻辑混乱，而且避免了数码显示的闪烁问题。（3）对于脉冲记数，有测周和测频的方

6、式。测周电路的测量精度主要受电路 系统的脉冲产生电路的影响，对于低频率信号，其精度较高。测频电路其对于正负 一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频 方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使 用，而测频方式对高频的精度还是很高的。（4）显示电路采用静态显示方法，因为静态显示易于制作和调试，原理也较 简单，所需元器件易于购买。（5）电路时钟是整个电路的关键，它是整个电路有效工作的核心，负责电路 的锁存和清零。其基本思路是：产生频率一秒是时钟，当秒时钟到来时，既上升沿到来时，对锁存电路进行锁存，锁存以后才能对计数器进行清零，锁存和清零

7、间隔 要充分小，否则就影响电路的计数准确度。鉴于此，对锁存集成必须采 形式的集成另外若设计成集成，所时钟2.2以不使用计数器应整该形与锁存同步工计作数，既都在秒 码器都带电有路锁存功能，但器是他的锁存方器式基本上都是器电平触发 的话，势必会增加电路的复杂度，还不如直接采用边沿琐存的单 译码器中的锁存电路边沿触工作显示电路实现方法很多，本电路采用晶振电路 原理图时钟 电路，已计算得满足高精度的时钟需求。 单稳 态图 2-1 原理框图图 2-2 原理图第三章 整形电路3.1 40106 芯片介绍CD40106由六个斯密特触发器电路组成。每个电路均为在两输入端具有斯密特 触发器功能的反相器。触发器在

8、信号的上升和下降沿的不同点开、关。上升电压 (V T+)和下降电压 (V T-) 之差定义为滞后电压。本施密特触发器选用 40106，管脚图如下图 3-1 所示，其引脚图及内部构造如 图 3-2 、图 3-3 所示，可以很容易看出， 40106 内部含有六路同样的施密特触发器， 我们只使用其中一组。图 3-1 40106 芯片图 3-2 40106 引脚图引脚功能：2 4 6 8 10 12 数据输出端1 3 5 9 11 13 数据输入端14 电源正 7 接地图 3-3 CD40106 内部图40106 切换时间波形如图 3-4 所示图 3-4 切换时间波形3.2 整形电路设计 整形电路基本

9、原理图如下图 3-5 所示：图 3-5 整形电路原理图 电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光 被轮子挡住，所以接收管处于截止状态， 1 端为高电平。当电机转动一圈，会使接 收管导通一次， 1端输出一个低电平， 1端波形为图 3-6 所示：图 3-6 在实际电机工作状态中，会受到各方面的干扰，波形会存在许多杂波成分，需 要对波形进行处理，处理成符合记计数器所需要的矩型波。波形处理电路有一个施密特触发器组成，如上图 3-6 所示。当输入电压逐步升 高时，致使 VI>施密特上 VT+，内部触发器发生翻转。 当 VI 逐步下降时，致使 VI<VT-， 电路再

10、次发生翻转， 通常 VT+>VT-。所以只要 VI<VT-电路就能稳定在低电平， VI>VT+ 电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲， 符合了下级计数的需求。典型的施密特其工作波形如下图 3-7 所示： 图 3-7第四章 计数电路4.1 4518 芯片介绍 CD4518是一种同步加计数器，在一个封装中含有两个可互换二 / 十进制计数器， 其功能引脚分别为 17和 915 。管脚图如下图 4-1 所示。图 4-1 CD4518 引脚图该计数器是单路系列脉冲输入 （1脚或 2脚；9脚或 10脚），4路 BCD码信号输 出（ 3脚6脚； 11 脚

11、14 脚）。此外还必须掌握其控制功能，否则无法工作。 其工作波形如下图 4-2 所示：从 4518应用手册中给有控制功能图的真4-值2 C表D4（51又8 波称形功图能表），即集成块的使 用条件，如表 4-1 所示。从表 4-1 看出， CD4518有两个时钟输入端 CP和 EN， 若用时钟上升沿触发，信号由 CP输入，此时 EN端应接高电平“ 1”，若用时钟 下降沿触发，信号由 EN端输入，此时 CP端应接低电平“ 0”，不仅如此，清零 （又称复位）端 Cr 也应保持低电平“ 0”，只有满足了这些条件时，电路才会 处于计数状态，若不满足则 IC 不工作。我们还从真值表里可以得出，利表用4-1

12、E CND端4下51降8 沿真触值发表的特点组成 N位十进 制计数器。从波形分析，当输入端的计数脉冲到第 10 个时，电路自动复位 0000 状态。另外，该 CD4518无进位功能的引脚，所以应该充分利用第 6或 14脚输出 脉冲的下降沿，利用该脉冲和 EN端相连，就可作为计数的电路进位脉冲和进位 功能端来供多位数使用。4.2 计数电路设计本电路采用两个同步计数器接成串行工作方式，查数字电路产品资料后， 准备采用 CD4518，根据上面的分析结果，电路设计原理图如下图4-3 所示。由此可见充分利用真值表的特性，才能使用好数字电路。图 4-3 计数原理图另外从 4518 波形参数表可查其复位端所

13、需的清零电平宽度在 VDD=5V时 应该大于 250ns，即清零信号宽度应至少大于 250ns 才能有效的将计数器清 零，从测量的准确度要求来看， 250ns 周期的频率 f=1/ =1/250=4M，远远大 于我们所测量的频率最高值 10KH，所以我们至少可以将其运用与小于 M级别 频率的测量。现在可以得出结果清零信号宽度应大于 250ns，以此做为时钟设计 电路的参考数据。第五章 锁存电路5.1 74LS374 芯片介绍查阅数据集成资料并发现 8D锁存器 74LS374正适合锁存电路的要求， 74LS374 多在计算机电路中运用，而且容易购买，此集成为 20 脚封装，内部有 8 个 D 锁

14、存 器，采用两个这样的集成便可以实现 4 位 10 进制的的数据传输，它以上升沿作为 CP端（即 CLK）的有效触发，将 8 个 D 输入同时打到输出 Q端，在输出端加有三态 驱动，其内部其管脚排列如下图 5-1 所示，内部构造（单个 D触发器）如图 5-2 所 示。图 5-1 74LS374 引脚图从此集成参数和真值表（如下表图55-12 7所4示LS）37上4看内，部在管其脚（排列1）脚使能端加上低电平才能有效得使输出端得到所需的数据，其他状态不传送数据，也可从上图分析此（1）脚是控制三态门的，相当于电路的通断开关，只有接低电平，电路才能正常工作。表 5-1 集成参数与真值表 左图可知在满

15、足了 OE端低电平的条件下 ，只有在 CP端的上沿到来时间才能使 Q 端有效翻转，达到我们预期设计所需要的 边沿触发的要求。但从时钟的角度出发，对 74LS374的边沿特性仍然有要求，因为电路要求对锁存器 进行锁存以后才能将计数器清零，否则在锁存未稳定前就将计数器清零势必造成显示的 错误。我们从 374应用手册中给出的数据中可知，在 cp 端的上升沿到来时，从 Q端输 出延时有 1528ns，数据和波形如下表 5-2 所示：表 5-2数时据隙极限 (ns)测试环境minmaxTplh1528CL=45pfTphl1928RL=667.3V 电压时，可以使 Q端翻转，而且能够在 只要在此时间内计

16、数器不清零就可以使电因此从 CP端的上沿到达时既超过 1 至少在 28ns 以内完成触发器翻转的任务， 路正常工作，时钟设计时就可以此为依据。5.2 锁存电路设计 锁存集成有电平和边沿触发之分，设计时要充分考虑进去，内部构造大都采 用 D 触发器形式，使用电平或者脉冲方式来触发。而从前面的分析看，本次设计 的锁存电路必须采用边沿触发方式的集成电路来实现，因为假如采用电平方式的图 5-3 锁存电路的原理图话，那么在秒脉冲的正半周（既高电平）会使锁存器一直处于导通状态，不能正 常显示测量值。因此采用边沿触发就可以在极短的时间内将所需要的数据进行传 送，而在其它时间内处于封闭状态，其原理图如图 5-

17、3 所示脚0 9 8 76.2 4543 芯片介绍第六章 译码、显示电路6.1 数码管介绍市场上比较多见数码显示器件是 LED数码管，它有亮度高、售价低等特点，非 常适合本电路制作。数码管的外形尺寸和内部构造分别如下图 6-1 和 6-2 所示所示，图 6-1 数码管的外形尺寸图 6-2 内部构造主要参数如下： 1.6V4.2V；功耗 400mW，工作电流 10mA；分共阳共阴两种 极性，本电路选用共阴。其引脚按顶视图的（ 1）脚开始，顺时针读数， （3）脚和 （8）脚为公共脚，其中（ 5）脚为小数点，本电路不做连接。 引脚如下图 6-3 所示：数码管与配套的驱动集成器件一起工作，通常称为段译

18、码器。查阅译码集成，发现有很多都能与管很好的协调工作，最后确定为CD4543，它是一种中功率器件，在额定 5V电压下输出 4.5V 的最大电压，输出电流达 1mA左右， 本电路总共需要 4 块 CD4543。管脚排列如图 6-4 所示：图 6-4 CD4543 的管脚图集成从（ 2）（5）脚依次输入二进制 BCD码的高位到低位，（9）脚15脚输出 点燃数码管所需要的二进制电压， （1） 端为琐存控制，（ 7）端位消隐端，（6）端为 L6CD用。同时，从原先的设计思路出发， （ 1）脚锁存端不使用，再结合其真值表， （ 1）脚需接高电平，而（ 6）、（ 7）均需接底电平，满足此要求才能正常工作。

19、译玛器和数码管工作的方式一般有动态扫描和静态驱动两种， 前着电路工作原 理较为复杂，数码管处于连续依次被点燃状态，利用人眼视觉惰性产生数字显示静 态的效果，通常只用两块集成就可以完成译码和显示的工作。而静态工作状态中， 数码管持续点燃，在特定时间的更新显示，所以显示无视觉闪烁，而且电路调试简 单，本电路考虑到前级 74LS324已经锁定数据，因此配合静态工作能很好完成显示 的工作，所以本电路选用静态连接。6.3 译码、显示电路设计 根据管脚分布和译码参数及管脚分布，电路设计如下图 6-5 所示：图 6-5 译码、显示电路原理图第七章 时钟、单稳态电路7.1 时钟、单稳态电路设计 根据以上各电路

20、功能模块的需求，时钟电路总共需要产生两路输出信号，一路 是频率为 1 秒的标准矩形脉冲，利用其上沿对锁存器进行锁存，另一路是计数器的 清零脉冲，要求脉冲宽度 250ns才可以有效得将计数器清零，频率仍然是 1 秒。 而且在锁存以后才可以对计数器进行清零，考虑到锁存在 25ns 之内完成工作，所 以只要电路调试得当，无须再加延时电路，而且从上面设计的方框图可知，矩形脉 冲经过一个单稳态电路以后才产生清零脉冲， 单稳态集成也存在不可人为的延时存 在，所以电路可以正常工作。时钟产生方式很多，可以由各种门电路，环谐振电路，也可以由触发器、 555 集成构成，谐振可以是电容，晶体。为了电路调试方便，综合

21、条件，采用CMOS集成加晶振，晶振采用平常较为多见的时钟晶振，谐振频率为32.786k 。查阅数据集成资料，发现 CD4046符合各方面的要求，它内部含有 14 级的二进制串行计数器， 可以进行 214分频， 32.768k 谐振频率经过内部 14级计数器 214=16372分频后可以 得到 2HZ的精确频率。现在所需要的 1秒的时钟，因此 2HZ的脉冲需在经过一 个二分频电路就可以输出准确 1 秒脉冲。CD4060的应用接线图如图 7-1 所示图 7-1 CD4060 的应用接线图 （11）和（ 10）脚内部电路和外围组成典型的石英晶体门振荡电路，产生 32.678KHZ的频率信号进入 14

22、级计数器后，在 3脚输出 2HZ的频率方波。 C1和 C2 做频率微调，输出频率主要取决石英晶体。对于 2HZ的方波仍然无法让电路正常工 作，需要进行 2分频才能产生 1 秒的时钟，因此本电路设计一个 JK触发器进行 2 分频，分频后的方波可以直接用来控制锁存电路的工作。本电路采用 CD4027作为 2 分频的器件，其管脚分布图如图 7-2 ，各引脚构造图如图 7-3 所示：图 7-2 CD4027 管脚分布图图 7-3 CD4027 引脚构造图从上面两图可知， CD4027内部含有两套相同的 JK触发器，（1）和（ 2）为输 出端，（3）脚为前级时钟输入， （4）和（ 7）脚分别是更新和复位

23、脚，本电路要将 其接低电平，（5）和（ 6）脚为 JK端，需接高电平。从（ 1）脚输出的信号既是所 需要的 1HZ方波。7.1.2 单稳态设计从 4027第（ 3）脚输出的方波仍然无法进行正常清零的工作，此脚需要接一单 稳态处理后才能进行清零。从前面的设计需求出发，单稳态电路输出的波形宽度至 少要达到 250ns 才能正常清零。查询有关集成库发现 CD4528是一种双可重触发单 稳态器件，它的管脚构造分别如下图 7-4 、 7-5 、7-6 所示，其真值表如表 7-1 所示： 图 7-4 CD4528 芯片图图 7-5 CD4528 管脚构造图图 7-6 CD4528 内部构造图表 7-1 C

24、D4528 真值表有上图可知， CD4528里同样有两组单稳态电路， （1）和（ 2）是微分定时 输入，（3）脚是使能端，（4）和（5）组成与门电路，（5）脚与（ 4）脚反相， 因为此电路只需要一只脚输入端，我们使用（ 4）脚同相端输入，将（ 5）脚接 高电平即可。（6）和（ 7）是输出端。根据真值表，需要将第（ 3）脚即 clear 脚接高电平，电路接线如下图 7-7 所示：图 7-7 单稳态电路接线图图 7-7 中 R3 和 C3 组 成 微 分 定 时 ， 单 稳 态 输 出 波 形 宽 度 为 =0.2*R3*C3*（VDD-VSS），本电路由 10K和 0.01UF 组成，输出 TW

25、宽度为 25us （标准值） ,远远满足计数器所需要的 250ns的时间宽度。 2HZ信号从（ 4）脚 输入， 250ns 方波从第 6 脚输出至计数器清零端。根据以上分析画出时钟电路总接线图，如下图 7-8 所示：图 7-8 时钟电路总接线图第八章 调试、运行结果8.1 制作和调试虽然大家都严格按所给电路设计实施制作， 力求一次成功。 但在制作调试 过程中，仍有许多同学遇到很大的困难。调试过程中遇到的问题及解决方法主要有一下几点：（a）数码显示错误 测量电压发现数码段显示错误，比如目标显示 5，而实际显示 3，分别测 量数码管的 f 端和 b 端，发现管脚在制作印刷电路板 f 脚和 b 脚换

26、位，以至产 生此错误，互换后正常。（b）数码显示高低位数错误这是在设计初期没有想到的问题， protel 布线后出来应该是反面辅铜板 的线路，在制作时就非常注意这个问题。 但是数码管排列成一字形后， 没有考 虑到高位在左边， 低位在右边的问题， 所以造成观察数据要倒着看。 若直接改 变译码器到数码管之间的引线，势必回造成大面积改线，于是从计数器如手， 将计数器的引线重新更改， 信号计数脉冲从原先的高位引入， 其它依次向后推。改后显示正常。（c）无法更新显示 也就是在脉冲的上沿到来时，锁存器没有被触发，无法传递数据。检查 CD4027（1）脚电压，发现没有秒脉冲，也就是说就没有高电平的上沿，当然

27、 锁存器也就无法得到触发脉冲。再测量 CD4060（ 3）脚电压，发现电压在 0.5V 到 4.6V 之间来回抖动，频率在 0.5 秒左右，说明时钟产生电路完全正常，问 题出在 CD4027上，仔细检查其电路接线， 发现第 6 脚的辅铜在腐蚀时被截短， 将其重接上后恢复正常。（d）时钟电路的调试借助于频率计对 CD4060进行测量，为不影响振荡工作，应该选择适当的 引脚进行测量，最后选择在 7端或者 5端进行测量（ 7 端标准频率为 2048HZ， 5 端为 1024HZ）。微调可变电容 C2，使 7 脚（或 5 脚）输出接近 2048HZ（或 1024HZ）。图 8-1 时钟脉冲 2Hz图

28、8-2 周期脉冲 1HZ图 8-3 光电信号8.2 电路设计的优缺点分析本电路具有测量精度高， 调试制作简单等特点， 但还存在许多不足之处有 待改进：（1）本电路总共使用 12 块集成，所以存在很大的亢余度， 部分集成内部 只用了 1/6 ，造成浪费。如显示电路可以采用动态显示的方法，采用一体化的 集成既译码锁存计数为一体的集成。（2）对转速的测量单位为秒，因此就提供转速测量的功能来讲并不是最 佳结果，应该是以分为单位。（3）现在测量方法实现的原理是以计数测频率，若以测周的方法（既测 量一转的周期），然后再进行数位转换便可以提供测量每分钟转速的功能。（4）实际测量结果：如图 8-4 所示图 8-4 实际测量情况第九章 设计总结本次课程设计完成转速检测显示装置设计， 都是基于传感器的一个理论与 时间相结合的成功应用。 在进行具体的电路设计之前， 先学习了相关的专业知 识，这对我完成电路带来了莫大的帮助。在为期一周的课程设计中， 同学们用在课堂上所学到的知识亲自去构思、 设 计、连接、调试，完成一个设计电路。虽然拙作还不成熟、不