数电综合复习题集

1、坚持就是胜利 SMU12级测控专用 测控122资料库数字电子技术综合复习题一、填空题1、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。 二进制数A=1011010；B=10111，则A-B= (43)10 或 (101011)2 。2、组合电路没有记忆功能，因此，它是由门电路组成。同步RS触发器的特性方程为：Qn+1=,其约束方程为：。 将BCD码翻译成十个对应输出信号的电路称为二-十进制译码器，它有4个输入端，10输出端。3逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的_与、或运算_互换，_0、1_互换，_原变量、反变量_互换，就得到F的反函数F。4格雷

2、码又称_循环_码，其特点是任意两个相邻的代码中有_一_位二进制数位不同。 5从TTL反相器的输入伏安特性可以知道两个重要参数，它们是_输入短路电流_和 输入漏电流。6 输出n位代码的二进制编码器，一般有 _2 n _个输入信号端。7全加器是指能实现两个加数和_(低位)进位信号_三数相加的算术运算逻辑电路。8 时序电路除了包含组合电路外，还必须包含具有记忆功能的_存储_电路。因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进_时间_ 变量。9要使触发器实现异步复位功能（Qn+1=0），应使异步控制信号（低电平有效）RD=_0_，SD=_1_。10JK触发器当J=K=_1_时，触发器

3、Qn+1=Qn。11n位二进制加法计数器有_2 n _个状态，最大计数值为_2 n-1_。 12用555定时器构成的 单稳态触发器，若充放电回路中的电阻、电容分别用R、C表示，则该单稳态触发器形成的脉冲宽度tw»_1RC _。13施密特触发器具有两个_稳定_状态，当输出发生正跳变和负跳变时所对应的 输入_电压是不同的。14组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的_三态_控制，二是提高带负载能力。15当RAM的字数够用、位数不够用时，应扩展位数。其方法是将各片RAM的_地址输入端_、R/W端 和CS端并联起来即可。 1、 已知带符号二进制数A=（+101

4、1000）B，则该数用原码表示为A原= 01011000 ，反码表示为A反 = 01011000 。 2、 (76)D=（ 1001100）B = （ 4C ）H 。 3、 三态门可能输出的三种状态是低电平、高电平和高阻态_。4、 在如右图所示OD门构成的电路中，输出函数Z=。FCBA&&1&15、如下图所示逻辑电路的输出逻辑函数表达式F=。9、实现两个二位二进制相加的加法器，所需ROM的容量至少为 48 ，该ROM有 4 条地址线， 3 条数据线。6、一个存储容量为4K×4的存储器有 214 个存储单元，若用该存储器构成32K×8的存储系统，则需

5、16 片4K×4的存储器。 7、 用n个触发器组成的计数器，其最大计数模是 。8.TTL电路的电源是_5_V，高电平1对应的电压范围是_2.4-5_V。9.N个输入端的二进制译码器，共有_个输出端。对于每一组输入代码，有_1_个输出端是有效电平。 10.给36个字符编码，至少需要_6_位二进制数。11.存储12位二进制信息需要_12_个触发器。12.按逻辑功能分类，触发器可分为_RS_、_D_、_JK_、_T_等四种类型。13.对于D触发器，若现态Qn= 0，要使次态Qn+1=0,则输入D=_0_。14.请写出描述触发器逻辑功能的几种方式_特性表、特性方程、状态图、波形图_。15.多

6、个集电极开路门（OC门）的输出端可以 _线与_。16.T触发器的特性方程是_,当T=1时,特性方程为_,这时触发器可以用来作_2分频器_。17构造一个十进制的异步加法计数器，需要多少个 _4_触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是_110_。18、JK触发器的特性方程为： 。19、单稳态触发器中,两个状态一个为 稳态，另一个为 暂稳 态.多谐振荡器两个状态都为 暂稳态， 施密特触发器两个状态都为 稳态.20、组合逻辑电路的输出仅仅只与该时刻的 输入 有关， 而与 电路原先状态 无关。21、某数/模转换器的输入为8位二进制数字信号（D7D0），输出为025.5V的模

7、拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 0.1 。22、一个四选一数据选择器，其地址输入端有 2 个。 1. TTL门电路输出高电平为 3.4 V，阈值电压为 1.4 V；2. 触发器按动作特点可分为基本型、 同步型 、 主从型 和边沿型；3. 组合逻辑电路产生竞争冒险的内因是 逻辑器件的传输延时 4. 三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 001 ；5. 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器；6. RAM的扩展可分为 字扩展 、位扩展 扩展两种；7. PAL是 与阵列 可编程，EPROM是 或阵列 可编程；8.

8、GAL中的OLMC可组态为专用输入、 组合输出 、寄存反馈输出等几种工作模式；二、选择题 1. 一个四输入端与非门，使其输出为0的输入变量取值组合有( A )种 A.15，B.7 C.3 D.12. 在何种输入情况下，“与非”运算的结果是逻辑0。 ( D ) A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是13. 一个触发器可记录一位二进制代码，它有 C 个稳态。 A.0 B.1 C.2 D.3 E.44存储8位二进制信息要 D 个触发器。 A.2 B.3 C.4 D.85对于D触发器，欲使Qn+1=Qn，应使输入D= C 。A.0 B.1 C.Q D.6下列触发器中，没有约

9、束条件的是 ( D ) 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器7若在编码器中有50个编码对象，则要求输出二进制代码位数 ( B ) 位。 A.5 B.6 C.10 D.508.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使( B ) 级触发器。 A.2 B.3 C.4 D.89下列数码均代表十进制数6，其中按余3码编码的是_C_。 a0110； b 1100； c1001 10 已知逻辑函数Y=AB+AB+AB，则Y的最简与或表达式为_C_。 aA； bA+AB； c A+B； dA+B11TTL与非门

10、扇出系数的大小反映了与非门_B_能力的大小。a抗干扰； b带负载； c 工作速度 12 如果采用负逻辑分析，正或门即_A_。 a负与门； b负或门； c或门13七段显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421码）应为_B_。 a0011； b0110； c0101； d010014 一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是_B_个。 a2； b3； c4； d8 15要实现输入为多位、输出为多位的功能，应选用中规模集成_B_组件。 a编码器； b译码器； c数据选择器； d数值比较器16对于J-K触发器，若J

11、=K，则可完成_C_触发器的逻辑功能。aR-S； bD； cT； dJ-K173个移位寄存器组成的扭环形计数器，最多能形成_C_个状态的有效循环。 a3； b4； c6； d818 555定时器输入端UI1端（管脚6）、 UI2 端（管脚2）的电平分别大于 UDD和 UDD时（复位端RD=1），定时器的输出状态是_A_。 a0 ； b1 ； c原状态 19555定时器构成的单稳态触发器的触发电压ui 应_B_ UDD。 a大于； b小于； c等于； d任意20只读存储器ROM的功能是_A_。a只能读出存储器的内容且断电后仍保持； b只能将信息写入存储器； c可以随机读出或写入信息； d只能读出

12、存储器的内容且断电后信息全丢失21用_B_片1k´4 的ROM可以扩展实现8k´4 ROM的功能。a4； b8； c16； d32 1 八进制（273）8中，它的第三位数2 的位权为_B_。 A(128)10 B(64)10 C(256)10 D(8)102. 已知逻辑表达式，与它功能相等的函数表达式_B_。A B C D 3. 数字系统中，采用_C_可以将减法运算转化为加法运算。A 原码 BASCII码 C 补码 D BCD码4对于如图所示波形,其反映的逻辑关系是_B_。A与关系B 异或关系 C同或关系D无法判断5 连续异或1985个1的结果是_B_。 A0B1 C不确定

13、D逻辑概念错误6. 与逻辑函数 功能相等的表达式为_C_。A B C D 7下列所给三态门中，能实现C=0时，F=；C=1时，F为高阻态的逻辑功能的是_A_。BBBBBBBFCBA&ÑENFCBA&ÑENDCBAF&ÑENA FCBA&ÑENC8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_D_。CPQQDC A 500KHz B200KHz C 100KHz D50KHz9下列器件中，属于时序部件的是_A_。A 计数器 B 译码器 C 加法器 D多路选择器10下图是共阴极七段LED数码管显示译码

14、器框图，若要显示字符“5”，则译码器输出ag应为_C_。 A 0100100 B1100011 C 1011011 D0011011共阴极LED数码管A B C D a b c d e f g译码器gfdecab11、在下列三个逻辑函数表达式中，A是最小项表达式。A B. C. 12用8421码表示的十进制数45，可以写成C A45 B. 101101BCD C. 01000101BCD D. 1011012 13采用OC门主要解决了BATTL与非门不能相与的问题 B. TTL与非门不能线与的问题 C. TTL与非门不能相或的问题14已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻

15、辑表达式为CABQn+1说明00Qn保持010置0101置111Qn翻转A Qn+1 A B. C. 三、简述题。1最小项的性质。（1）任何一组变量取值下，只有一个最小项的对应值为1；（2）任何两个不同的最小项的乘积为0； （3）任何一组变量取值下，全体最小项之和为1。2组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。3用中规模集成计数器构成任意进制计数器通常有三种方法：级连法、复位法和置位法。简述各种方法构成任意

16、进制计数器的原理。（1）级连法：将若干片计数器串联连接，若各个计数器的计数容量分别为N1、N2、· · · ·，则总的计数容量N=N1´N2´· · · ·。（2）复位法：当计数器完成所需的计数时，产生复位控制信号控制计数器的异步复位端，使计数器复0。（3）置位法：利用计数器的预置数功能，使N进制的计数器在循环计数过程中，跳过（N-M）个状态，实现所需要的M进制计数功能。四、分析、设计、化简题41 将下列逻辑函数化简成最简与或表达式。（1）Y1=ABC+AB+AD+C+BD（用公式法） （2）Y

17、2=ABC+ABD+ABC+ACD （BC+BD=0） （3）Y3（A，B，C，D）=S m（2，3，7，8，11，14）+S d （0，5，10，15）( 卡诺图 )Y1=B +C+D； Y2=AD +AC+ABC; Y3=CD+BD+AC(4) （用公式法） ( 卡诺图 ) ，（用公式法） ( 卡诺图 )CDAB00011110001110111111110111 (5)用卡诺图化简下列逻辑函数解：画出逻辑函数F的卡诺图。得到 42 TTL电路如图42 (a)所示，写出输出Y的逻辑表达式，试根据图（b）的波形画出输出Y 的波形。 解: Y=A（B=0）， Y= Z（B=1），对应波形见答下

18、图所示。 43 试用以下几种组件分别实现逻辑函数F = AB + AC + BC （1）四选一数据选择器（四选一数据选择器的逻辑功能见式4.3.1）； （2）3线8线译码器T4138（逻辑功能见式4.3.2）；数据选择器和译码器的外部引线排列示意图分别见图4.3.1和图4.3.2， T4138选通时，S11，S2S30。 Y=（D10A2A1+ D11A2A1+ D12A2A1+ D13A2A1）S （ 式4.3.1）（ 式4.3.2） 图4.3.1 图4.3.2答（1）用四选一数据选择器实现 F=AB+AC+BC= ABC+ABC+ABC+ABC令A2=A、A1=B，则： D13=1、D11

19、= D12=C、 D10=0，见答图4.3.1。（2）用译码器实现F=AB+AC+BC= ABC+ABC+ABC+ABC = Y3+Y5+Y6+Y7 = ，见答图4.3.2。答图4.3.1 答图4.3.2。44 分析图4.4电路，2线4线译码器的功能表达式见式4.4。（1）写出输出F的表达式； （2）填表4.4； （3）说明图4.4电路的功能。Y0=A1A0， Y1=A1A0， Y2=A1A0， Y3=A1A0 （式44）解:（1） F=D0A1A0+ D1A1A0+ D2A1A0+ D3A1A0，A1 A0 F0 00 11 01 1D0D1D2D3（2） 见答表4.4。（3） 四选一多路选

20、择器。答表4.445 两片3线8线译码器连成的电路如图4.5所示。3线8线译码器T4138逻辑功能表达式见式4.5，正常工作时S11，S2S30。分析电路，填写真值表（见表4.5），说明电路功能。图 4.5 （式4.5）见答表4.5，该电路是一个4线-16线译码器。答表4.5输入输出输入输出 D3D2 D1 D0Y0 Y1Y2Y3Y4Y5Y6Y7 D3 D2 D1 D0Y8 Y9Y10Y11Y12Y13Y14Y15 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1

21、 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 01 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 046 电路如图4.6所示，图中 均为2线4线译码器。1欲分别使译码器 处于工作状态，对应的C、D应输入何种状态（填表4.6.1）；2

22、试分析当译码器工作时，请对应A、B的状态写出Y10 Y13的状态（填表4.6.2）；3说明图4.6电路的逻辑功能。2线4线译码器的功能见式4.6，工作时S = 0。 （式4. 6） 图4.6见答表4.6， 是4线-16线译码器。 答表4.6.1 答表4.6.2 处于工作状态 的译码器C D应 输入的状态 C D A B Y10 Y11 Y12 Y13 0 00 11 01 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 047 触发器电路如图4.7 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q的波形

23、。设各触发器的初始状态均为“0”。 （a） 解: Q1n+1=D1= D（CP上升沿触发）Q2n+1=J2Q2 n +K2 Q2n = Q1 nQ2 n + Q1 nQ2 n （CP下降沿触发）。波形见答图4.7。48 触发器电路如图4.8(a) 所示，写出触发器输出Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。 图4.8 解: Q1n+1= Q1n （A下降沿触发，当Q2=1时，Q1n+1=0）Q2n+1=D2=Q1 n （B上升沿触发）。波形见答图4.8。49 触发器电路如图4.9 (a) 所示，写出触发器输出端Q 的表达式并根据图

24、(b) 给定的波形，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。 解：Q1n+1= Q1n（CP下降沿触发）； Q2n+1= Q2n（Q1下降沿触发）；Q3n+1= Q3n （CP上升沿触发）；相应波形见答图4.9。 410 十进制计数器T4160构成的计数器电路如图4. 10所示。T4160的功能见表4. 10。（1）分析该电路是几进制计数器，画出状态转换图；（2）若改用复位法，电路该如何连接，画出连线图。CP RD LDS1 S2 工作状态图 4. 10 ´ ­ ´ ´ ­ 0 ´ 1 0 1 1 1 1 1 1&#

25、180; ´´ ´0 1´ 01 1 清 零 预置数 保持(包括C)保持(C0) 计 数411 电路如图4.11所示。3线-8线译码器的功能表达式参见式45，十进制计数器的功能参见表410。（1）说明虚线框内的电路为几进制计数器，画出状态转换图；（2）说明整个电路实现什么功能。解 （1）六进制加法计数器，状态转换图见答图4.11。（2）顺序脉冲发生器。 0000® 0001® 0010­ Q3Q2Q1Q0 ¯0101¬ 0100¬ 0011412 由4位同步二进制计数器T4161组成的电路如图4

26、.12， T4161的功能参见表4. 10。试求：（1）当预置数输入端D3D2D1D0分别为0011和0101时，计数器的计数进制各为多少？ （2）画出两种情况下的状态转换图。 解 （1）当D3D2D1D0 为0011时，十进制加法计数器；当D3D2D1D0为0101时，八进制加法计数器。（2）状态转换图分别见答图4.12（a）和（b）。 413 分析图4.13计数器电路的功能，分别写出M =1和M =0时LD的表达式，说明当M =1和M =0时电路的进制。T4161为四位二进制加法计数器，其功能参见表4.10。 解： M0时，六进制加法计数器；M1时，十进制加法计数器。状态转换图分别见答图4

27、.13（a）（b）所示。414 试用四位二进制加法计数器T4161芯片构成十三进制加法计数器，其状态转换图见图4.14（a），T4161的外部引线排列见图4.14（b）、功能参见表4.10。 （a） （b）415电路如图4.15所示。分析电路，说明它是几进制加（减）法计数器，画出状态转换图。如果要使电路实现相应的逆运算，电路应如何连接，画出电路连接图。T4191是四位同步可逆计数器，其功能见表4.15所示。表4.15 S LD M CP 工 作 状 态 图4.150 1 0 ­0 1 1 ­´ 0 ´ ´1 1 ´ ´ 加

28、法 计 数 减 法 计 数 预 置 数 保 持 答：十进制加法计数器，状态转换图见答图4.13（a），十进制减法计数器见答图4.15（b）。0000® 0001 ® 0010®0011®0100®0101®0110®0111®1000®1001®1001­ 416 555定时器见图4.16（a）所示。（1）试用图（a）所示的555定时器构成一个施密特触发器，画出连线图； （2）定性画出该施密特触发器的电压传输特性； （3）若电源电压Ucc=6V，输入电压为图（b）所示的三角波，对应画出

29、输出uo的波形。答： （a） （b） （c） A2 A1 A0 F1 F0 A2 A1 A0 F1 F0 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1417 试用图4.17 的ROM设计一个全加器，全加器的真值表见表4.17，写出输出F1 F0的表达式，并在其输出交叉点上标出连接状态图。 解: 417 F 1 =A2A1A0 +A2A1A0+A2A1A0 +A2A1A0 F0 =A2A1A0 +A2A1A0+A2A1A0 +A2A1A0画出ROM结点图见答图4. 14所示。4.18

30、 分析图4.18所示电路功能，对应CP画出QA、QB、QC和Y的波形，设触发器的初始状态为0。八选一数据选择器的功能见式4.18。 Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6 +A2A1A0D7 （式4.18） 答: Q1n+1= Q1n（CP下降沿触发），：Q2n+1= Q2n（QA下降沿触发），Q3n+1= Q3n（QB下降沿触发）。Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6 +A2A1A0D7 =A2A1A0+ A2A

31、1A0见答图4.18。答图4.18五、 分析下图所示的时序逻辑电路，写出其激励方程、状态方程和输出方程，画出其状态转换表、状态转换图，并说明电路实现的逻辑功能。解： 激励方程 J0=K0=1 J1=K1=AQ0 输出方程 状态方程 状态转换表 状态转换图功能：该电路是一个同步可逆2位二进制（模4）计数器。 A=0时，加计数，Z上升沿触发进位，A=1时，减计数器，Z下降沿触发借位。六、请绘制由555定时器构成的施密特触发器的电路图。若输入Ui的波形如下图所示，又知VCC=15V，5脚不外加控制电压。求正向閾值电压VT+ ，负向閾值电压VT- ，并画出该电路输出Uo的波形。555定时器的符号 解： 555定时器构成的施密特触发器的电路及输出Uo的波形如下图。七、）分析图示逻辑电路，求出F的逻辑函数表达式，化简后用最少的与非门实现之，并画出逻辑电路图。 解:八今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。试：（1）列出真值表； （2）写出逻辑表达式并化简； （3）画出逻辑图。解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。F表示警报信号，F=1表示