集成电路设计技术与工具详解PPT课件

1、内容提要 12.1 引言 12.2 集成电路测试信号连接方法 12.3 模拟集成电路测试方法 12.4 数字集成电路测试方法概述 12.5 数字集成电路的可测性设计 12.6 本章小结 第1页/共84页12.1 引言 集成电路是当今发展最快的技术领域之一。随着VLSI技术进入纳米时代，电路日趋复杂，集成度日益增高，同时人们对集成电路的可靠性要求也越来越高，集成电路的测试技术也随之得到了长足的发展，并成为保证其可靠性的决定性因素之一。 集成电路的测试方法主要分为模拟和数字两大类集成电路的测试方法。当然还有一部分集成电路既有模拟部分又有数字部分，称为混合信号集成电路，这种电路的测试方法综合了模拟和

2、数字两类集成电路测试方法。 第2页/共84页12.2 集成电路测试信号连接方法 根据测试的目的，通常集成电路测试可以分为四种： 1）验证测试。 2）生产测试。 3）老化测试。 4）成品检测。 第3页/共84页12.2 集成电路测试信号连接方法 通常的测试都会按照正在加工、晶圆和封装后的步骤来进行，虽然在晶圆加工阶段会针对器件参数做一些测试，但绝大部分的测试是在晶圆加工完成以后进行的。 在对晶圆进行的测试称为在晶圆测试（中测），这种测试依靠探针台（probe station）分选，将潜在的失效电路标记并分离，再经划片和封装进入封装完毕的成品测试（成测）。第4页/共84页12.2.1 芯片在晶圆测

3、试的连接方法 芯片在晶圆测试需要在探针台（测试台）上进行 ，基本的探针台主要由四部分组成： 1）载片部分。 2）接触和调整部分。 3）显微镜部分。 4）控制部分。第5页/共84页12.2.1 芯片在晶圆测试的连接方法 载片部分根据晶圆的尺寸大小来设计，目前主流的载片台有6英寸载片台、8英寸载片台和12英寸载片台，载片台的功能是用具有水平平面且可以旋转的圆柱体金属平面装载晶圆或芯片，并利用真空吸盘将它固定 。 接触和调整部分用来装配和调整探针、探针阵列或探头，通过装配部分来固定探针卡，再利用调整部分来手动粗调以保持探针分布与晶圆上的芯片焊盘分布一致。 第6页/共84页12.2.1 芯片在晶圆测试

4、的连接方法 显微镜也包括一个位置调整装置，以便对待测芯片进行聚焦，操作人员利用显微镜来细微的调整晶圆上芯片焊盘与探针的相对位置，以便能使焊盘与探针接触。 控制部分用来控制载片台的移动、升降和旋转，并可通过一些按键实现其他一些功能，如激活标记不合格芯片的标记笔（打点器），记录晶圆上被测芯片数和合格与不合格芯片数及各自的坐标等信息等。 第7页/共84页12.2.1 芯片在晶圆测试的连接方法 在一般的制造工艺中，焊盘的面积总是比较小的，为了将焊盘上的引脚引出来，就必须用到探针、探针阵列或探头。 探针和探针阵列由于其阻抗比较高，抗干扰能力差，一般只用来测试低速芯片或高速芯片的直流参数。通常的探针都是以

5、阵列或成组的形式应用在晶圆测试中，但是在某些实验性的测试中，则可利用单个可调节的探针，灵活的选择接触位置。 第8页/共84页12.2.1 芯片在晶圆测试的连接方法 随着集成电路设计水平的不断提高，芯片的时钟速度也在成倍增长，部分高速的芯片时钟频率已经达到GHz，若要在晶圆上测试这些高速芯片，就必须要用微波探针。共面波导结构的微波探针基本结构主要包括SMA同轴连接器、共面波导探头和接头体。 第9页/共84页12.2.2 芯片成品测试的连接方法 对于封装后的成品测试，既可以直接设计电路板通过电缆与测试机连接来测试（手动成测），也可以将测试系统与机械手相连，用机械手来替代中测时探针台所做的分选工作（

6、自动成测）。 第10页/共84页12.3 模拟集成电路测试方法 模拟集成电路的测试方法远比数字集成电路测试复杂的多，难以从理论上做出分析和总结，出现的故障往往没有规律可循。 但由于模拟集成电路的开发也已经经历了半个多世纪的历程，人们已经针对品种繁多的电路确定了测试方法，开发出了测试仪器，加上这些电路往往规模不大，对它们的测试还是大体明确的 ，主要包括了直流、交流和瞬态测试三个方面 第11页/共84页12.3.1 直流工作点测试 一般而言，模拟集成电路首先要进行直流工作点测试，以判断电路的工作点是否正确:1）通过测量电压源总电流，得到电路的静态功耗。2）使用测量设备测量电路输入、输出节点的偏置电

7、压或电路中各可观测点的电压值。比较电路中各关键节点的直流工作电压值是否与仿真电压值一致，从而判断电路直流工作是否正常。3）输入电压扫描测试。以运算放大器的直流测试为例，为获得运算放大器的输入失调电压，需要测量运算放大器的直流传输特性。这时，在电源电压的作用下，可以在输入端加一个连续可调的直流电压源，逐点测试记录输出电压值，然后再进行绘图。第12页/共84页12.3.2 交流特性测试 模拟集成电路的交流特性测试相当于电路仿真中的AC分析，其输入信号一般为频率可变的正弦波。因此，一般的数模混合测试机除了具有采集测试数据的功能外，还能够产生交流信号。此外，各种信号发生器或波形发生器也可以用于交流特性

8、的测试。 第13页/共84页12.3.3 瞬态特性测试 瞬态测试同样需要各种信号发生器或波形发生器。进行电路瞬态特性测试时，通常在电路输入端加一个电压随时间变化的信号，然后用示波器、逻辑分析仪等仪器直接观测电路的输出波形，并可以测量输出波形的信号幅度、周期、上升/下降时间等特性参数。第14页/共84页12.3.4 频谱与噪声测试 频谱测通常采用频谱分析仪进行测试。主要用于大信号放大电路谐波分量分析，确定其非线性失真；用于混频器和调制解调器输出波形分析，得到各混频器输出频率分量的幅度；确定其混频增益和待滤除分量的大小；用于振荡器分析，确定输出信号频谱纯度。总之，频谱测试用于各类大信号非线性电路的

9、性能评估。 测试噪声系数通常采用噪声分析仪进行。主要用于低噪声放大器和振荡器的性能评估。第15页/共84页12.3.5 模拟集成电路测试实例 在大规模生产中，一个典型的模拟集成电路测试系统如图所示。 测试系统的各个板卡与仪器接口卡通过仪器总线连接；测试系统通过接口电缆与计算机连接；安装有VC等高级语言的计算机通过用户开发设计的程序控制仪器接口板来控制测试系统。系统的各类信号资源或通过矩阵或直接连接到被测电路。数模混合测试机主要对被测件进行直流测试、交流测试和其他一些功能的测试。测测试试机机包括仪器接口、波形产生和波形分析等模块计算机被测件第16页/共84页12.3.5 模拟集成电路测试实例 数

10、模混合自动测试系统的测试程序开发和管理是通过用户程序完成的，其程序开发流程一般可分为七个步骤 ：系统初始化设置运行用户程序开发程序设置测试项编辑源文件编辑图形开始进入测试测试程序开发流程第17页/共84页12.3.5 模拟集成电路测试实例 下面首先以一种低频功率放大器的静态工作电流测试为例，较为详细地说明模拟集成电路自动测试的基本过程，然后简要介绍输出功率、总谐波失真和电源抑制比的测试方法。第18页/共84页12.3.5 模拟集成电路测试实例 1）静态工作电流测试 （1）分析测试要求 无论哪一种测试，首先要分析电路的具体测试要求。例如，该低频功率放大器要求在指定的多个电源电压和不同负载条件下测

11、量其静态电流，并且在实际电路测试过程不仅要记录测试数据还要判断测试结果是否符合相应的测试规范，对不符合要求的电路要进行筛选。 电源电压负载条件VDD5VVDD3VVDD2.6V无负载3mA IDD 7mA3mA IDD 7mA1.5mA IDD 6mA两个输出端口间接8负载4mA IDD 10mA4mA IDD 10mA2mA IDD 8mA第19页/共84页12.3.5 模拟集成电路测试实例 （2）设计测试电路板 要测量上述6组静态电流数据需要有可变的电源电压VDD和两种不同的负载条件。 这样当继电开关K1断开时，实现了无负载测试条件；当继电开关K1合上，同时继电开关K2指向右侧时，则对应着

12、两个输出端口P5和P6间接8负载的测试条件。 第20页/共84页12.3.5 模拟集成电路测试实例 （3）编写测试程序 测试程序一般都采用VC（或VC）高级语言实现。测试程序是根据测试要求和测试方法进行编写的。 电路的静态工作电流测试方法是：电路控制端口P1接电源电压使电路处于正常工作状态，输入端口P4接地（无输入信号），电源端口P3接直流电压，该端口的电流就是要求测量的低频功率放大器静态工作电流。 第21页/共84页12.3.5 模拟集成电路测试实例 根据上述要求，无负载情况下的静态电流测试程序示例如下： MYDLLAPI double IDD1(double* grpTestValue,s

13、hort* pingrp) ; /初始化设置等hvforce_v ( 1,5,100); /P1端口接5V电源电压hvforce_v( 4,0,10);/ 输入端口P4接地set_rcbit(1);/ 继电器开关K1断开hvforce_v(3,5,100);/ 电源上电 5V/clr_rcbit( 1 ); /继电器开关K1闭合testvalue=hvmeasure_i(4); / 测idd/ 第22页/共84页12.3.5 模拟集成电路测试实例 （4）调试测试程序 按所有测试要求编写好测试程序后，就可以在测试机系统环境下进行程序调试。同时还要进行测试机系统的初始化设置，例如设置各种测试规范等

14、。 （5）测试静态工作电流 完成上述过程后，就可以对电路进行测试了。测试的方法是：当电路控制端口P1接电源电压、输入端口P4接地时，测端口P3，即电源电压（VDD）端口的电流。根据表中列出的测试规范，当测试值在测试规范的范围内时认为电路直流工作正常，否则为次品。第23页/共84页12.3.5 模拟集成电路测试实例 2）输出功率测试（Po） 其测试方法是：电路控制端口P1接电源电压、输入端口接频率为1kHz的正弦波，并且当负载为8时，正弦波幅度为2.236V；负载为4时，正弦波幅度为2V，测总谐波失真不超过1%的情况下电路输出端口P5或P6的输出功率。 3）总谐波失真测试（THD） 总谐波失真测

15、试是指在输出功率一定的条件下测试输出波形的失真度。其测试方法是：电路控制端口P1接电源电压、输入端口接频率为1kHz的正弦波，并且当负载为8时，正弦波幅度为1.414V；负载为4时，正弦波幅度为1V，测量输出波形的失真度。 4）电源抑制比测试（PSRR） 该项目是测量电路对电源波动的抑制能力，其测试方法是：电路控制端口P1接电源电压、输入端口接地，电源电压上叠加一个幅度为200mV的正弦波，测量输出端信号的均方值，然后用叠加信号的有效值除以该均方值后取dB值。第24页/共84页12.4 数字集成电路测试方法概述 大规模数字集成电路测试主要包括逻辑值测试和参数值测试两个方面。数字电路测试的研究主

16、要集中在基于电压测量的逻辑值测试方法的研究。电压测试的优点是速度快，识别0、1要求的精度不高。基于电压测量的逻辑值测试方法已经成为目前测试数字集成电路的主流。 目前数字集成电路的测试主要还是依靠自动测试。所谓自动测试就是自动推导被测电路的测试向量，自动对被测电路的输入加载测试激励并回收其测试输出的响应，通过分析测试响应来自动的给出电路的故障征兆并孤立故障。第25页/共84页12.4.1 数字集成电路测试的基本概念 数字集成电路测试的意义在于可以直观地检查设计的具体电路是否能像设计者要求的那样正确地工作。 被测试的电路称为被测器件（DUT：Device Under Test），产生被测电路测试向

17、量的过程称为测试生成（Test Generation），产生的测试向量又称为测试图形（Test Pattern）。 整个测试过程是通过自动测试设备（Automatic Test Equipment）对DUT施加测试图形并捕获和分析DUT的响应来实现的。 第26页/共84页12.4.1 数字集成电路测试的基本概念 集成电路芯片的测试分为功能测试和参数测试，其中功能测试又分为两种基本形式： 1）完全测试就是对芯片进行全部状态和功能的测试，要考虑集成电路所有的可能状态和功能，即使在实际应用中某些状态并不会出现。 2）功能测试就是只对在集成电路设计之初所要求的运算功能或逻辑功能是否正确进行测试。 第2

18、7页/共84页12.4.1 数字集成电路测试的基本概念 从测试的结果来看，所有的错误都表现为电路有故障。通常设计错误称为设计故障，制造错误、物理失效合称为物理故障。 根据电路故障的稳定性，可将故障划分为永久性故障、间歇性故障和瞬时性故障。 在测试的时候，所有的故障都是通过逻辑值来确定的，逻辑故障映射了物理故障对系统的影响，在电路的模型中，逻辑功能和时序是分开的，因此逻辑故障主要包含了逻辑功能故障和逻辑时序故障。 第28页/共84页12.4.2 故障模型和测试向量的生成 12.4.2.1故障模型 将物理故障转化为逻辑故障有利于抽象地理解系统的故障，同时有些物理故障可以转化为同一个逻辑故障，简化了

19、故障的复杂度。根据系统在某一时刻出现故障的个数，故障类型可分为单故障和多重故障。 第29页/共84页12.4.2 故障模型和测试向量的生成 一般来说，在门级故障模型中，通常认为元器件是无故障的，只有器件之间的互连可能发生问题。常见的互连问题有固定开路和固定短路，将其转化为逻辑故障，主要有以下几种： 1）单固定故障 单固定型故障主要反映电路中某根线上的信号不可控，即永远运行在某一个固定值上。 第30页/共84页12.4.2 故障模型和测试向量的生成 由图可知，一个单固定故障包含了3个特征： （1）故障线永远固定于某一个逻辑值。 （2）故障可以是一个门的输入也可以是一个门的输出。 （3）在某一时刻

20、只能有一个故障。第31页/共84页12.4.2 故障模型和测试向量的生成 在单固定故障中，一个故障往往存在多个测试图形。 上述A、B、C、D分别输入0111、1111、1011 时可以检测到OR门的 s-a-0故障s-a-0ABYCDAND1ORAND2第32页/共84页12.4.2 故障模型和测试向量的生成 2）多固定故障 如果电路中在某一时刻同时存在两根或两根以上的信号线固定于某一逻辑值，则这样的故障称为多固定故障。 通过一些学者的研究发现，对于单固定故障覆盖率达到100的测试，可以期望检测大部分的多固定故障。 第33页/共84页12.4.2 故障模型和测试向量的生成 如图是一个多固定故障

21、的例子。这个多固定故障是由两个单固定故障组合而成，并且当与门（AND1）不存在故障，或门（OR）的固定于0故障是可以被检测到的，反之当OR门不存在故障，AND1的固定于1故障也是可以被检测到的。 s-a-1ABYCDAND1ORAND2s-a-0第34页/共84页12.4.2 故障模型和测试向量的生成桥接故障 电路中信号短接在一起的故障称为桥接故障。常见的桥接故障有两种：一是输入端之间的桥接故障，二是元件输入端和输出端之间的反馈式桥接故障。 桥接故障与所采用的工艺有一定关系，根据桥接所引入的功能不同，可以区分为AND桥接故障和OR桥接故障。单固定故障的测试集也可用来检测桥接故障，对一些特殊的电

22、路还会有100%的故障检测率。第35页/共84页12.4.2 故障模型和测试向量的生成 实际的电路中，并非所有的故障都会对电路产生影响，有一些故障并不修改电路的功能，因此称这种故障为冗余故障 。 有冗余故障的电路 去除冗余故障的电路ABYAND1AND2s-a-1ABAND2Y第36页/共84页12.4.2 故障模型和测试向量的生成 在单固定故障中，一个故障能被多个测试图形所检测。其实一个测试图形通常也能检测到多个故障。 设有一个n位输入的电路，其输出函数为f（x），x为n位的输入向量。假设电路存在两个单固定故障，其输出函数分别为f0（x）和f1（x），故障0的测试图形为a，故障1的测试图形为

23、b。则显然f0（a） f（a）、f1（b） f（b）。如果存在一个测试图形c（c可以为a或者b），满足f0（c） f1（c） f（c），那么就可以说故障0和故障1是等价故障。等价故障是不可区分的。 第37页/共84页12.4.2 故障模型和测试向量的生成 如图（a）所示，A/0、B/0、C/1是等价故障，图（b）中，X/1、Y/1、Z/0则是等价故障。采用等价故障可降低故障集合的规模。例如，图（a）中故障A/1的测试为01；同时01也为故障C/0的测试。第38页/共84页12.4.2 故障模型和测试向量的生成 对于两故障f、g，若f的任意测试均可检测g，则称g控制故障f 。上图（a）中，C/0

24、控制A/1和B/1； 图（b）中，Z/1控制X/0和Y/0。 这种情况下，在生成测试图形的过程中，只需要找到故障f的测试图形就能检测故障g。因此，故障精简时将所有的等价故障集只用一个故障来表示，并且若g支配f，则只保留f。 第39页/共84页12.4.2 故障模型和测试向量的生成 如图所示电路为一个二输入的多路转换器，采用故障精简以后故障集为A/1，B/1，C/0，E/1，F/1，G/0，H/0，I/0 ABCDEFGHI第40页/共84页12.4.2 故障模型和测试向量的生成 测试向量的生成 故障检测就是对输入端施加信号，观察输出信号，然后比较该输出响应和无故障时理想的输出响应，如果二者不同

25、，则说明检测到电路故障，所施加的信号称为测试图形（测试向量）。 第41页/共84页12.4.2 故障模型和测试向量的生成 对于如图所示的与非门电路，其故障及故障检测表如表中所示。表中列出了输入、无故障时的输出响应、故障类型及有故障时的输出响应。ACB输入无故障的响应有故障时的响应ABA/0B/0C/0A/1B/1C/1001110111011110011101110101110110001单固定故障的与非门与非门的故障及故障检测表第42页/共84页12.4.2 故障模型和测试向量的生成 故障检测分故障激活与故障敏化传播两个过程。图中（a）、（b）分别描述激活与传播故障G/1。ABCDEFGHI

26、00s-a-1ABCDEFGHIs-a-1DD（a）激活故障 （b）传播故障第43页/共84页12.4.2 故障模型和测试向量的生成 上述产生故障测试矢量的方法称为路径敏化法，其主要思想是寻找一条从故障源到原始输出的路径，这条路径称为敏化路径。 路径敏化法生成测试矢量包括3个环节： 1）为了能够反映在电路内部节点所存在的故障，必须对该节点设置正常逻辑值，设置的正常逻辑值应为故障值的非量，这个步骤称为故障激活。 第44页/共84页12.4.2 故障模型和测试向量的生成 2）为了能够将故障效应传播到某个原始输出，则沿着故障传播路径的所有逻辑门必须被选通，也就是使其处于选通状态，这也被称为敏化。 3

27、）根据激活和传播故障的要求而设置的节点信号值对应到原始输入端的信号，从而得到测试矢量。第45页/共84页12.4.2 故障模型和测试向量的生成 路径敏化测试生成法是一种面向故障的测试生成方法，其关键在于敏化路径的选择，对于无扇出分支的电路来说，敏化路径选择是唯一的。但是对于具有扇出分支的电路，路径选择就成为了耗费测试时间的核心问题。(面临走G5还 是G6路径的问题)dabces-a-1f1f2gG1G2G3G4G5G6第46页/共84页12.4.2 故障模型和测试向量的生成 具体例子：abcdACBDF测试生成例子第47页/共84页 首先，假设内部节点A存在固定于1的故障，求测试矢量 第一步：

28、为了使A节点的故障能够被激活，设置或门输入信号ab为00，则A节点的正常逻辑值为0 第二步：为了将S点的故障传播到输出F，沿着AF的路径必须被敏化，这就要求c=1，D=0.满足这两个条件后，固定于1的故障A被倒相的传播到原始输出端F，因此在F端可以看到一个倒相的故障效应0第48页/共84页 第三步：根据故障激活的要求和路径敏化的要求可以推断a=b=0，又由c=1，D=0推出d可取任意值，用x表示 结论：测试固定于1的故障A所要求的测试矢量，即输入为abcd=0010或0011.如果A点确实存在固定于1的故障，则输出的信号为0；如果A点不存在加假设的故障，则输出信号的值为1第49页/共84页12

29、.4.3 数字集成电路测试实例 以某一遥控系统用编码器为例，说明这种测试的基本原理与过程 。 该编码器有四个地址输入端（A0A3），一个电源VDD（5V），一个脉冲输入端OSC和一个输出端Dout。在输入端（A0A3）给一组编码，经过编码器编码，在Dout端顺序输出。 第50页/共84页12.4.3 数字集成电路测试实例 该编码器随着地址位逻辑值的不同，编码输出的规律如下图所示，输出顺序为：A0编码A1编码 A2编码A3编码同步位第51页/共84页12.4.3 数字集成电路测试实例 该芯片的功能测试主要就是用真值表来验证编码器功能是否正确的过程。上述编码器输入端可接三种状态：高电平（1）、低电

30、平（0）和悬空（f）。 为了使编码器功能错误出现的可能性比较小，我们使用了三组真值表来对该编码器进行测试：输入端分别为1010、0101和ffff。 第52页/共84页12.4.3 数字集成电路测试实例 输入为1010 时的验证真值表1重复验证次数A0A1A2A3DoutRepeat 121010HRepeat 41010LRepeat 121010HRepeat 41010LRepeat 41010HRepeat 121010LRepeat 41010HRepeat 121010LRepeat 121010HRepeat 41010LRepeat 121010HRepeat 41010LRe

31、peat 41010HRepeat 121010LRepeat 41010HRepeat 121010LRepeat 41010HRepeat 1241010L第53页/共84页12.4.3 数字集成电路测试实例重复验证次数A0A1A2A3DoutRepeat 40101HRepeat 120101LRepeat 40101HRepeat 120101LRepeat 120101HRepeat 40101LRepeat 120101HRepeat 40101LRepeat 40101HRepeat 120101LRepeat 40101HRepeat 120101LRepeat 120101H

32、Repeat 40101LRepeat 120101HRepeat 40101LRepeat 40101HRepeat 1240101Lv输入为0101时的验证真值表2第54页/共84页12.4.3 数字集成电路测试实例重复验证次数A0A1A2A3DoutRepeat 4ffffHRepeat 12ffffLRepeat 12ffffHRepeat 4ffffLRepeat 4ffffHRepeat 12ffffLRepeat 12ffffHRepeat 4ffffLRepeat 4ffffHRepeat 12ffffLRepeat 12ffffHRepeat 4ffffLRepeat 4ff

33、ffHRepeat 12ffffLRepeat 12ffffHRepeat 4ffffLRepeat 4ffffHRepeat 124ffffLv输入为ffff时的验证真值表3第55页/共84页12.5 数字集成电路的可测性设计 为了解决这一系列测试中的难题，人们希望能在芯片设计阶段就考虑到测试的问题，通过增加辅助电路和结构化设计来降低芯片的测试难度，这就是可测性设计（DFT：Design For Testability）。事实上DFT已经成为了当今集成电路设计中不可缺少的一部分。 DFT的最终目的就是为了增加电路的可测性，降低测试成本。DFT虽然能降低测试成本，但是其本身在降低测试难度的同时

34、，修改了原有电路，影响了电路的一些参数，增加了芯片的I/O管脚数目和芯片面积。 第56页/共84页12.5.1 特定的可测性设计方法 1）增加测试点 对于一个规模较大的电路或系统来说，增加测试点可以增强该电路的可测试性和可控制性。测试点主要包括两种类型：控制点（CP：Control Point）和观测点（OP：Observation Point）。控制点是用于增强电路可控制性的原始输入，观测点是增强电路可观测性的原始输出。 GX1X2X3A1XA2第57页/共84页12.5.1 特定的可测性设计方法 述电路中，与门G的输出很难通过模块A2观察到，如果在与门G的输出增加一个输出点OP的话，那么G

35、门的输出便很容易观测到: GX1X2X3A1XA2OP第58页/共84页12.5.1 特定的可测性设计方法 对于与门G，如果很难通过模块A1将与门G输出置为0，则我们可以通过插入一个控制节点CP来强制将与门G的输出置0，当控制节点CP为1时，电路在正常状态下工作: GCPX1X2X3A1A2X0注入电路第59页/共84页GCP1X1X2X3A1A2XG2CP20/1注入电路第60页/共84页12.5.1 特定的可测性设计方法 2）分块 众所周知，对于一个电路来说，电路的规模越小便越容易测试，分块就是根据这个思想将一个大规模的组合电路分割成小的子电路以减少测试成本。第61页/共84页12.5.1

36、 特定的可测性设计方法电路分块最常用的方法就是硬件分块法： A1A2ABCDEFGBACDEFGT1T2F1G1D1E1A1A2S1S2多路选择器CtrOUTS1S2多路选择器CtrOUTS1S2多路选择器CtrOUTS1S2多路选择器CtrOUT原始电路分块电路第62页/共84页12.5.1 特定的可测性设计方法 3）制定可测性设计规则 为了设计时就能考虑到测试的问题，可以通过遵循一些设计规则来降低测试的复杂性。设计时主要遵循的规则有以下几条： （1）设计易于初始化的电路。 （2）避免使用冗余的逻辑。 （3）避免使用异步反馈。 （4）避免使用大扇入的门。 （5）对难以控制的重要信号要提供外部

37、控制管脚。第63页/共84页12.5.2 扫描路径法 由于时序电路存在记忆单元，状态相当复杂，生成的测试图形非常多，因此测试也相当复杂。要改善时序电路的测试，就必须使这些记忆单元的状态易于外部设定和观测。扫描路径法是一种应用较为广泛的结构化可测性设计方法，其主要思想是获得对触发器的控制和观测 第64页/共84页12.5.2 扫描路径法 1）基本的扫描设计 在设计扫描路径时，可以通过在芯片上附加一个连接电路内部关键节点的移位寄存器实现。显然，这种方法要增大芯片的面积。更加有效的方法是将芯片中使用的所有触发器用专门设计的扫描触发器（SFF）代替： S1S2多路选择器CtrOUTDD触发器ClrQQ

38、N第65页/共84页12.5.2 扫描路径法 一个同步时序电路可以模型化为如图所示的组合电路和触发器两部分：原始输入原始输出Y1y1y2yn组合逻辑DClrQQNDClrQQNY2DClrQQNYn第66页/共84页12.5.2 扫描路径法 用扫描触发器代替图中的D触发器，便可实现同步时序电路模型的扫描路径设计： 原始输入原始输出Y1y1y2yn组合逻辑S1ClrQQNClrQQNY2ClrQQNYnS2CtrSCAN_INS1S2CtrS1S2CtrSCAN_OUTTCCLK第67页/共84页12.5.2 扫描路径法 2）扫描电路的测试 在扫描方式下，扫描触发器构成一个位移位寄存器，组合逻辑

39、的输出与触发器无关，。利用这个工作方式，可以把同步时序电路的测试转化为组合电路的测试。第68页/共84页12.5.2 扫描路径法 基于扫描设计的电路，只要对组合逻辑和不在扫描路径上的触发器进行测试，对于扫描路径上的触发器测试，测试方法和测试图形都是固定的。因此，扫描电路的测试可以分为以下两个阶段完成： (1)第一个阶段主要是测试扫描寄存器。 (2)第二个阶段是对时序电路中的组合逻辑部分进行测试。原始输入原始输出Y1y1y2yn组合逻辑S1ClrQQNClrQQNY2ClrQQNYnS2CtrSCAN_INS1S2CtrS1S2CtrSCAN_OUTTCCLK第69页/共84页12.5.2 扫描

40、路径法 扫描路径法的主要优点是只需要三个附加的管脚，扫描路径法的主要优点是只需要三个附加的管脚，即测试使能（即测试使能（TC）、扫描输入（）、扫描输入（SCAN_IN）和扫）和扫描输出（描输出（SCAN_OUT），就可以控制和观测电路），就可以控制和观测电路内部的主要节点，因而得到了广泛的应用。其主要内部的主要节点，因而得到了广泛的应用。其主要缺点是对电路速度及芯片面积的影响都比较大。若缺点是对电路速度及芯片面积的影响都比较大。若想得到最佳的测试结果，则需完全的扫描路径，即想得到最佳的测试结果，则需完全的扫描路径，即将所有的触发器都置于扫描路径上。将所有的触发器都置于扫描路径上。 第70页/共

41、84页12.5.3 内建自测试BIST 人们开发了一种新的DFT技术，希望能在电路内部建立测试生成、施加和分析，利用电路自身来结构来测试自己，这就是内建自测试（BIST） 。第71页/共84页12.5.3 内建自测试BIST 1） BIST的结构和层次化应用 基本的BIST结构要求在硬件系统中增加三个硬件模块：测试矢量生成电路、测试响应分析电路和测试控制电路： 测试矢量生成电路被测电路测试响应分析电路测试控制电路内建自测试的一般结构第72页/共84页12.5.3 内建自测试BIST 对于一个典型的数字系统，一般都是由门、触发器完成芯片级设计，再由芯片组成模块（板），最后由模块构成系统这样一种层次化方式组成。利用BIST技术可层次化应用的特点，可以建立由底向上的层次化测试结构：第73页/共84页12.5.3 内建自测试BIST测试矢量生成电路被测电路测试响应分析电路测试控制电路芯片级芯片级电路板级电路板级测试管理器测试管理器系统级系统级BIST的层次化结构第74页/共84页12.5.3 内建自测试BIST 2）BIST的测试生成 测试向量的产生是数字电路测试中的重要工作之一，对于BIST技术常用的测试向量产生方法有三种;确定性方法、穷举或伪穷举方法和伪随机方法。第75页/共84页12.5.3 内建自测试BIST （1）确定性方法 这