第三章中央处理器CPU

1、1第三章第三章 微型计算机的微型计算机的CPUCPUn CPU概述概述n CPU的主要技术参数的主要技术参数n 微处理器中所采用的新技术微处理器中所采用的新技术n 典型典型CPU介绍介绍2中央处理器中央处理器CPUCPU3包含2300个晶体管的Intel4004CPU453.1 CPU3.1 CPU概述概述分代Intel CPUCPU重要特征开始年代第一代第二代第三代第四代第五代第六代第七代8086/8088 80286 80386 DX/SX 80486 SX/DX/DX2/DX4 PentiumPentium MMX Pentium Pro Pentium II CeleronPentiu

2、m III Pentium 4Pentium D/EE 1978198419871990199319962000超标量结构/数据和指令Cache分开/64位外部数据总线/3V供电 MMX指令集36位地址线/SSE指令集/超长流水线(PIII为12级)/ NetBurst体系结构/RISC内部结构超线程/64位/双核结构 嵌入8087/嵌入Cache/倍频/流水线结构位宽16位/20位地址/5V TTL 工艺/4.7720MHz24位地址/支持保护模式位宽32位/地址线32位/存储分页/存储器缓存/虚拟8086模式Pentium在拉丁文里面就是“五”的意思6一、一、cpucpu基本构成基本构成C

3、PUCPU主要包括主要包括运算器和控制器运算器和控制器。1 1运算器运算器ALU：Arithmetic and logical Unit 累加器累加器A：N位的寄存器，用于保位的寄存器，用于保存运算过程中的有关数据。存运算过程中的有关数据。 缓存器缓存器R（暂时寄存器）：（暂时寄存器）：N位寄位寄存器，接收来自累加器和数据总线的存器，接收来自累加器和数据总线的数据。数据。 加法器加法器：由由N个全加器构成。个全加器构成。数据总线加法器暂存器 R累加器A暂存器7一、一、cpucpu基本构成基本构成2.2.控制器控制器 程序计数器程序计数器PCPC，又称指令计又称指令计数器、指令指针（数器、指令指

4、针（IPIP） 指令寄存器指令寄存器IRIR 指令译码器指令译码器IDID，又称操作码又称操作码译码器、指令功能分析解释器。译码器、指令功能分析解释器。 地址形成部件地址形成部件 微操作信号发生器，微操作信号发生器，确定完成确定完成指令所需要的步骤及完成每一指令所需要的步骤及完成每一步骤所需要的控制信号组合。步骤所需要的控制信号组合。 时序部件，时序部件，产生定时信号。产生定时信号。8一、一、cpucpu基本构成基本构成3. CPU3. CPU中的寄存器组中的寄存器组 按功能分有通用寄存器和专用寄存器按功能分有通用寄存器和专用寄存器 通用寄存器通用寄存器存放原始数据和运算结果存放原始数据和运算

5、结果作为变址寄存器、计数器、地址指针等。作为变址寄存器、计数器、地址指针等。 专用寄存器专用寄存器程序计数器程序计数器PCPC、指令指针、指令指针IPIP指令寄存器指令寄存器IRIR等等状态标志寄存器，主要包括两部分内容：状态标志寄存器，主要包括两部分内容：状态标志，如：进位标志、结果为零标志等，大多数运算类状态标志，如：进位标志、结果为零标志等，大多数运算类指令的执行将会影响到这些标志位。指令的执行将会影响到这些标志位。控制标志，如：中断标志、陷阱标志等。控制标志，如：中断标志、陷阱标志等。9一、一、80868086的内部结构的内部结构 由两个独立的部件：由两个独立的部件：执行部件执行部件E

6、UEU和总线接口部件和总线接口部件BIUBIU构成。构成。暂存器标志奇存器EU控制器CSDSSSESIP内部寄存器1 2 3 4 5 6总线控制逻辑SPBPDISI通用寄存器地址总线（20位）数据总线（16位）系统总线指令缓冲器（8位）执行单元（EU)总线接口单元（BIU)ALU数据总线（16位）AXBXCXDXALUAH ALBH BLDH DLCH CL数据寄存器组运算器控制器段寄存器地址加法器指令队列10一、一、cpucpu基本构成基本构成执行部件执行部件EU EU 负责执行指令负责执行指令完成取指令完成取指令( (内部内部) )、译码、产生指令所需的各种控制信号。、译码、产生指令所需的

7、各种控制信号。ALUALU进行算术、逻辑运算。进行算术、逻辑运算。通用寄存器组暂存操作数据或中间结果。通用寄存器组暂存操作数据或中间结果。 总线接口部件BIU 负责与外部的信息交换从内存取指令从内存取指令( (外部外部) )送到指令队列，完成指令缓冲。送到指令队列，完成指令缓冲。根据根据EUEU送来的送来的1616位偏移地址，通过地址产生器生成位偏移地址，通过地址产生器生成2020位的物理地址。位的物理地址。配合配合EUEU的请求，完成与的请求，完成与CPUCPU外部的数据交换。外部的数据交换。 EUEU和和BIUBIU是两个独立的工作部件，在大多数情况下，它们能并行重叠是两个独立的工作部件，

8、在大多数情况下，它们能并行重叠操作，在操作，在EUEU执行指令的同时，执行指令的同时，BIUBIU也在进行取指令、读操作数或存入结果也在进行取指令、读操作数或存入结果数据的操作。数据的操作。113.23.2 CPUCPU的主要技术参数的主要技术参数位：位：CPUCPU的最小存储单位，有的最小存储单位，有“0”0”和和“1”1”两种取值。两种取值。 字节：字节：CPUCPU的最小访问单位，的最小访问单位，8 8位组成的。位组成的。字长：字长：CPUCPU一次能处理的二进制数，一次能处理的二进制数，CPUCPU中中ALUALU的处理位数。的处理位数。CPUCPU按照其处理信息的字长可以分为：按照其

9、处理信息的字长可以分为：八位、十六位、三十二位及八位、十六位、三十二位及六十四位微处理器等。六十四位微处理器等。Intel x86Intel x86系列系列CPUCPUn8 8位位 80808080、80858085 n1616位位80868086、8018680186、8028680286n3232位位386386、486486、PentiumPentium、PIIPII、PIIIPIII、P4 P4 n6464位位 Itanium(Itanium(安腾安腾) )、P4 FP4 F、Pentium D/EEPentium D/EE123.23.2 CPUCPU的主要技术参数的主要技术参数 主

10、频：主频：驱动驱动CPUCPU工作的周期性循环脉冲信号的频率，是工作的周期性循环脉冲信号的频率，是CPUCPU内核内核( (整整数和浮点运算器数和浮点运算器) )电路的实际运行频率。其周期为时钟周期。多个时电路的实际运行频率。其周期为时钟周期。多个时钟周期组成一个钟周期组成一个机器周期机器周期，多个机器周期组成一个，多个机器周期组成一个指令周期指令周期。外频：外频： CPUCPU外频也叫外频也叫前端总线频率前端总线频率或系统总线时钟频率，是由主板或系统总线时钟频率，是由主板为为CPUCPU提供的基准时钟频率。提供的基准时钟频率。 倍频：倍频：CPUCPU主频、倍频、外频三者的关系：主频、倍频、

11、外频三者的关系： 主频主频= =外频外频倍频。倍频。超频：超频：超频就是在实际使用中让超频就是在实际使用中让CPUCPU工作在高于额定的工作频率上。工作在高于额定的工作频率上。Pentium606675200P II66100233450P III100133450733P 410026613.8GCPU外频外频主频主频133.23.2 CPUCPU的主要技术参数的主要技术参数存储系统的层次结构存储系统的层次结构由上至下容量越来越大，速度越来越慢，价格越来越低由上至下容量越来越大，速度越来越慢，价格越来越低 通用寄存器堆及通用寄存器堆及 指令、数据缓冲栈指令、数据缓冲栈 高速缓存高速缓存 主存

12、储器主存储器 联机外存储器联机外存储器 脱机外存储器脱机外存储器14L1和和L2 Cache的容量和速率的容量和速率 L1和和L2 Cache的的容量和工作速率容量和工作速率对提高微机速度起关键作用。对提高微机速度起关键作用。L1 Cache：一般在一般在CPU内部，容量为几十内部，容量为几十KB。L2 Cache：可在可在CPU内部或外部，一般为几百内部或外部，一般为几百KB几几MB。 L2 Cache对提高整数运算速度有显著作用对提高整数运算速度有显著作用。153.23.2 CPUCPU的主要技术参数的主要技术参数CPU 的工作电压：的工作电压：5V 3.3V 12V早期早期CPU(808

13、6486时代时代)的工作电压一般为的工作电压一般为5V。标准的。标准的TTL (Transistor- Transistor Logic)数字电路工作电压为数字电路工作电压为5V。早期早期Pentium CPU工作电压一般为工作电压一般为3V左右。这是由于：左右。这是由于：CPU的制造工艺提高，低电压工作可靠性有保障。的制造工艺提高，低电压工作可靠性有保障。减小减小CPU功耗，减小发热量。功耗，减小发热量。CPU功耗与电源电压的平方成功耗与电源电压的平方成正比。正比。节能。节能。笔记本专用的笔记本专用的CPU和和Pentium4的工作电压一般为的工作电压一般为1.2 1.8V。工作电压工作电压

14、163.23.2 CPUCPU的主要技术参数的主要技术参数地址总线宽度地址总线宽度 地址总线宽度决定了地址总线宽度决定了CPUCPU可以访问的物理地址空间，简单地说就是可以访问的物理地址空间，简单地说就是CPUCPU到底能够使用多大容量的内存。到底能够使用多大容量的内存。808620808620位，最大存储器空间位，最大存储器空间1MB1MB。80286248028624位，最大存储器空间位，最大存储器空间16MB16MB。80386328038632位，最大存储器空间位，最大存储器空间4GB4GB。数据总线宽度数据总线宽度 数据总线负责整个系统的数据流量的大小，而数据总线宽度则决定数据总线负

15、责整个系统的数据流量的大小，而数据总线宽度则决定了了CPUCPU与二级高速缓存、内存以及输入与二级高速缓存、内存以及输入/ /输出设备之间一次数据传输的输出设备之间一次数据传输的信息量。信息量。数据总线宽度与数据总线宽度与CPUCPU位宽可能不一致。位宽可能不一致。数据总线宽度与总线位宽可能不一致。数据总线宽度与总线位宽可能不一致。 173.23.2 CPUCPU的主要技术参数的主要技术参数半导体材料工艺半导体材料工艺目前均为目前均为CMOS工艺。工艺。TTL(Transistor- Transistor Logic) 晶体管逻辑晶体管逻辑NMOS(N-Channel MOS) N沟道金属氧化

16、物半导体沟道金属氧化物半导体PMOS(P-Channel MOS) P沟道金属氧化物半导体沟道金属氧化物半导体CMOS(Complementary Metal Oxide Simeconductor) 互补金属氧互补金属氧化物半导体，化物半导体，CMOS工艺工艺IC功耗与频率成正比，与电压的平方成正比。功耗与频率成正比，与电压的平方成正比。线宽线宽指芯片上的最基本功能单元的宽度，缩小线宽可以提高集成度，指芯片上的最基本功能单元的宽度，缩小线宽可以提高集成度，Pentium CPU一般使用一般使用0.60.13微米线宽，最新技术是微米线宽，最新技术是0.09微米微米铜配线技术铜配线技术以往芯片内

17、部使用铝连线，现在普遍采用导电特性更好以往芯片内部使用铝连线，现在普遍采用导电特性更好的铜配线技术，可以提高的铜配线技术，可以提高CPU的集成度和工作频率。的集成度和工作频率。制造工艺制造工艺183.3微处理器中所采用的新技术 非流水线指令的执行过程：非流水线指令的执行过程：1)1) 取指令：取指令：从内存读取这条指令；从内存读取这条指令；2)2) 译码：译码：将指令翻译成操作命令；将指令翻译成操作命令；3)3) 取操作数：取操作数：从内存中读取执行该条指令所需的操作数；从内存中读取执行该条指令所需的操作数；4)4) 执行指令：执行指令：CPUCPU指定部件实际执行这条指令；指定部件实际执行这

18、条指令；5)5) 回写：回写：将执行的结果送回内存或寄存器中。将执行的结果送回内存或寄存器中。 一条指令必须在前一条指令的五个步骤执行完后才能执行下一条指一条指令必须在前一条指令的五个步骤执行完后才能执行下一条指令。不一定所有指令都有五步。令。不一定所有指令都有五步。取指令FI译码D取操作数FO执行指令E回写W1.1.流水线与超标量结构流水线与超标量结构19程序的执行过程程序的执行过程程序程序指令指令1指令指令2指令指令3指令指令4指令指令n 取指令取指令指令译码指令译码取操作数取操作数执行指令执行指令存结果存结果指令周期指令周期操作码操作码 操作数操作数执行执行2021例子nIf(ckye1

19、00) then ckye=ckye-5nEndif表示成汇编： move m1, r1 move m2, r2 move m3, r3 move m4, r4 not r2, r2 add r2,r4,r2 add r1,r2,r0Shift r0,r5Xor r0,r4,r0Branch r0,16Not r3, r3Add r3, r4, r3Add r1,r3,r0Move ro,m1hlt22 3.3微处理器中所采用的新技术流水线流水线 (pipeline)：是是Intel首次在首次在486芯片中开始使用的。流水线工作方芯片中开始使用的。流水线工作方式将不同指令的各个步骤并行化。执行

20、一条指令的步骤越多式将不同指令的各个步骤并行化。执行一条指令的步骤越多(细化细化)，流水，流水线长度越长，流水线效率越高。线长度越长，流水线效率越高。影响流水线效率的另影响流水线效率的另2个因素：个因素： 数据相关性数据相关性指令的执行需要前一条指令的结果。指令的执行需要前一条指令的结果。 分支分支控制转移。控制转移。指令1指令2指令3指令4指令5FI1 2 3 4 5 6 7 8 9DFIFODFIEFODFIWEFODFIWEFODFIWEFODFIWEFODFIWEFODFI时钟23 3.3微处理器中所采用的新技术超标量超标量(superscalar): 在在CPU中存在多个相同的功能部

21、件，可以根据指令中存在多个相同的功能部件，可以根据指令的需要动态分配功能部件，组成多条流水线。这种设计就叫超标量技术。的需要动态分配功能部件，组成多条流水线。这种设计就叫超标量技术。 n 采用超标量技术的采用超标量技术的CPU集成了多个集成了多个ALU、多个、多个 FPU、多个译码器，以、多个译码器，以并行处理的方式来提高性能。并行处理的方式来提高性能。n Pentium是是Intel系列系列CPU中最早采用超标量结构的处理器。带有中最早采用超标量结构的处理器。带有2条独条独立的处理管线，理想情况下每周期执行立的处理管线，理想情况下每周期执行2条指令。条指令。 超标量处理器每个周期所使用到的执

22、行单元超标量处理器每个周期所使用到的执行单元( (用蓝色表示用蓝色表示) )，可见每个周期都有执行单元空闲。可见每个周期都有执行单元空闲。部件n部件1部件2.24超线程(Hyper Threading)技术 超线程超线程(Hyper Threading): 在单个处理器基础上提供两个逻辑处理器，在单个处理器基础上提供两个逻辑处理器，这两个逻辑处理器共享相同的物理执行单元，而从软件的角度来看，操作这两个逻辑处理器共享相同的物理执行单元，而从软件的角度来看，操作系统可以象拥有两个物理处理器那样为这两个逻辑处理器分配不同的线程。系统可以象拥有两个物理处理器那样为这两个逻辑处理器分配不同的线程。Pen

23、tium 4共有共有7个执行单元，平均只有个执行单元，平均只有23个单元在使用状态，在超个单元在使用状态，在超标量结构中空闲的功能部件得到利用。标量结构中空闲的功能部件得到利用。图中红色和蓝色分别为两个线程占用的功能部件。图中红色和蓝色分别为两个线程占用的功能部件。 Pentium 4 Northwood B率先支持率先支持HT。 Windows XP 的后期版本支持超线程。的后期版本支持超线程。部件n部件1部件2.3.3微处理器中所采用的新技术25双核技术 双核双核CPU: 在在CPU内部封装两内部封装两个处理器内核。双核和多核个处理器内核。双核和多核CPU是是今后今后CPU的发展方向。的发

24、展方向。intel最新的最新的(2005年年)双核双核CPU：Pentium D 和和Pentium Extreme Edition。其中。其中Pentium D不支持超不支持超线程但线程但Pentium Extreme Edition支持超支持超线程。线程。3.3微处理器中所采用的新技术263.33.3微处理器中所采用的新技术微处理器中所采用的新技术nCache存储器：存储器：容量较小、速度较快的静态存储器容量较小、速度较快的静态存储器(SRAM)n主存储器：主存储器：容量较大、速度较慢的动态存储器容量较大、速度较慢的动态存储器(DRAM)CPU主存储器(DRAM)Cache(SRAM) C

25、ache的工作原理是基于程序访问的局部性：的工作原理是基于程序访问的局部性：1. 时间局部性：如果一个存储项被访问，则可能该项会很快被再时间局部性：如果一个存储项被访问，则可能该项会很快被再次访问。次访问。 2. 空间局部性：如果一个存储项被访问，则该项及其邻近的项也空间局部性：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。可能很快被访问。高速缓存技术高速缓存技术27命中：命中：CPUCPU访问存储器数据时，数据已在于访问存储器数据时，数据已在于Cache Cache 中则称为命中。命中中则称为命中。命中的概率为命中率的概率为命中率。CacheCache控制：控制：命中时，只需直接

26、访问命中时，只需直接访问CacheCache即可。如果未命中，需要将即可。如果未命中，需要将主存储器数据拷贝到主存储器数据拷贝到CacheCache中，再访问中，再访问CacheCache。 CacheCache比主存的容量小得多。比主存的容量小得多。 CacheCache的存储容量越大，命中率也的存储容量越大，命中率也越高。太小会使命中率太低；过大不仅会增加成本。越高。太小会使命中率太低；过大不仅会增加成本。CacheCache命中率对系统的影响命中率对系统的影响平均存储器访问时间的公式为：平均存储器访问时间的公式为：Ta=HcTc+(1-Hc)TmTa=HcTc+(1-Hc)Tm其中其中H

27、cHc是指命中率；是指命中率；TcTc是命中时是命中时CacheCache访问时间；访问时间；TmTm为主存访问时间。为主存访问时间。3.33.3微处理器中所采用的新技术微处理器中所采用的新技术283.3微处理器中所采用的新技术微处理器中所采用的新技术CacheCache原理概要原理概要分块：分块：将将CacheCache和主存储器都分成大小相同块，从存储器到和主存储器都分成大小相同块，从存储器到CacheCache的调入的调入是按块进行的。是按块进行的。标签表：标签表：CacheCache的每一块对应一组标签信息，记录的每一块对应一组标签信息，记录CacheCache中该块存放的是中该块存放

28、的是主存储器的哪一块，全部的标签构成一个表，该表的记录数等于主存储器的哪一块，全部的标签构成一个表，该表的记录数等于CacheCache的的块总数。块总数。替换：替换：未命中时，按照一个策略确定将主存储器的被访问块复制到未命中时，按照一个策略确定将主存储器的被访问块复制到CacheCache的哪一块。的哪一块。控制位块地址标签控制位块地址标签控制位块地址标签01NCache存储体Cache标签表29CacheCache映像：映像：主存储器块和主存储器块和CacheCache的块的对的块的对应关系。应关系。3 3种映像结构：种映像结构： 直接映像直接映像CacheCache：主存储器的每个组中主

29、存储器的每个组中的第的第n n块对应块对应CacheCache的第的第n%Nn%N个块个块(%:(%:除取余除取余数数) )。特点：简单，效率低。特点：简单，效率低。 全相联映像全相联映像CacheCache：没有直接映像的对没有直接映像的对应关系，主存储器的块可以任意分配到应关系，主存储器的块可以任意分配到CacheCache的任何一个块。特点：复杂，效率的任何一个块。特点：复杂，效率高。高。 组相联映像组相联映像CacheCache：直接映像和全相联直接映像和全相联的组和，折衷方案。的组和，折衷方案。Cache主存储器直接映像：N=4 M=8设Cache有N个块，主存储器有M个组，每个组中

30、包含N个块。3.33.3微处理器中所采用的新技术微处理器中所采用的新技术303.33.3微处理器中所采用的新技术微处理器中所采用的新技术保持保持CacheCache和主存储器内容的一致性和主存储器内容的一致性n 在在CPUCPU与主存之间增加了与主存之间增加了CacheCache之后，必须保证之后，必须保证CacheCache与主存的数据与主存的数据是一样的是一样的 CPUCPU读读贯穿读出式：贯穿读出式：CPUCPU对主存的所有数据请求都首先送到对主存的所有数据请求都首先送到CacheCache，如果命，如果命中，则切断中，则切断CPUCPU对主存的请求，并将数据送出；不命中，则将数据对主存

31、的请求，并将数据送出；不命中，则将数据请求传给主存。请求传给主存。旁路读出式：旁路读出式：CPUCPU发出的数据请求向发出的数据请求向CacheCache和主存同时发出，由于和主存同时发出，由于CacheCache速度更快，如果命中，则速度更快，如果命中，则CacheCache在将数据回送给在将数据回送给CPUCPU的同时，的同时，切断对主存的请求；不命中，则切断对主存的请求；不命中，则CacheCache不做任何动作，由不做任何动作，由CPUCPU直接访直接访问主存。问主存。CPUCache主主 存存31CPUCache主主 存存CPUCache主主 存存贯穿读出式贯穿读出式旁路读出式旁路读

32、出式323.33.3微处理器中所采用的新技术微处理器中所采用的新技术CPUCPU写写写穿式：写穿式：任一从任一从CPUCPU发出的写信号送到发出的写信号送到CacheCache的同时，也写入主存，的同时，也写入主存，以保证主存的数据能同步地更新。它的优点是操作简单，但由于主以保证主存的数据能同步地更新。它的优点是操作简单，但由于主存的慢速，降低了系统的写速度并占用了总线的时间。存的慢速，降低了系统的写速度并占用了总线的时间。回写式：回写式：数据一般只写到数据一般只写到CacheCache，这样有可能出现，这样有可能出现CacheCache中的数据中的数据得到更新而主存中的数据不变得到更新而主存

33、中的数据不变( (数据陈旧数据陈旧) )的情况。但此时可在的情况。但此时可在Cache Cache 中设一标志地址及数据陈旧的信息，只有当中设一标志地址及数据陈旧的信息，只有当CacheCache中的数据中的数据被再次更改时，才将原更新的数据写入主存相应的单元中，然后再被再次更改时，才将原更新的数据写入主存相应的单元中，然后再接受再次更新的数据。这样保证了接受再次更新的数据。这样保证了CacheCache和主存中的数据不致产生和主存中的数据不致产生冲突。冲突。33CPUCache主主 存存CPUCache主主 存存更新更新写入写入写穿式写穿式回写式回写式34影响影响CacheCache命中率的

34、因素：命中率的因素： CacheCache容量容量/ /主存储器容量主存储器容量一般考虑性能价格比的折中。采用一般考虑性能价格比的折中。采用2 2级或级或3 3级级CacheCache，可以以较低的成，可以以较低的成本获得较高的命中率。本获得较高的命中率。 CacheCache块和主存储器块的相联关系块和主存储器块的相联关系按效率由低到高按效率由低到高( (同时实现由简单到复杂同时实现由简单到复杂) )排列：排列：直接直接组相联组相联全相联全相联替换策略：确定替换出的替换策略：确定替换出的CacheCache块的方法块的方法先进先出策略先进先出策略(FIFO: First In First O

35、ut)(FIFO: First In First Out)：是把最先调入的是把最先调入的CacheCache字字块替换出去。块替换出去。最近最少使用策略最近最少使用策略(LRU: Least Recently Used)(LRU: Least Recently Used)：把当前近期把当前近期CacheCache中中使用次数最少的那块信息块替换出去。使用次数最少的那块信息块替换出去。LRULRU策略优于策略优于FIFOFIFO策略，但策略，但LRULRU实现复杂。实现复杂。3.33.3微处理器中所采用的新技术微处理器中所采用的新技术353.33.3微处理器中所采用的新技术微处理器中所采用的新技

36、术Cache技术：技术：多级多级Cache：目前大多数目前大多数CPU为两级为两级Cache，高端，高端CPU可能为可能为3级级Cache。分级。分级Cache可以以较小的成本获得较高的命中率。如：可以以较小的成本获得较高的命中率。如： Pentium III采用采用32KB L1Cache+256KB全速全速L2 Cache；Itanium采用采用32KB L1 + 256KB全速全速L2 + 2MB L3 Cache数据与指令数据与指令Cache：由于数据访问和指令访问之间不存在局部性规律，由于数据访问和指令访问之间不存在局部性规律，所以所以L1 Cache 将数据和指令将数据和指令Cac

37、he分开，有利于提高效率。分开，有利于提高效率。Cache速度：速度：L1 Cache一般和一般和CPU内核同步，内核同步，L2 Cache运行速度有运行速度有半速和全速两种。半速和全速两种。363.4 CPU3.4 CPU的封装与接口类型的封装与接口类型37Socket系列：系列：目前目前Intel CPU常见的有常见的有Socket 370(P III 二代二代)、Socket 423(P 4)、Socket 478(P 4)。 Socket 423插座 Slot 系列：系列：有有Slot 1(P II / P III 一代一代)、Slot 2 (P4 Xeon)。又称又称SEC(Sing

38、le-edgecontactCartridge)卡盒卡盒Slot 1插座 3.4 CPU3.4 CPU的封装与接口类型的封装与接口类型38LGA775：LGA(Land Grid Array)封装下的封装下的CPU，其特征是没有了以往，其特征是没有了以往的针脚，取而代之的是整齐排列的金属圆点，的针脚，取而代之的是整齐排列的金属圆点，CPU不再靠针脚接触来固不再靠针脚接触来固定，而是使用一个金属扣架将定，而是使用一个金属扣架将CPU压在露出来的具弹性的触须上压在露出来的具弹性的触须上 Pentium 4的最新型号采的最新型号采用用LGA775封装。封装。3.5 CPU3.5 CPU的封装与接口类型的封装与接口类型3