第1章嵌入式系统设计基础

1、1第第1章章 嵌入式系统设计基础嵌入式系统设计基础21.1 EDA概念概念电子设计自动化电子设计自动化 EDA（Electronic Design Automation） 概念由来概念由来 电子设计自动化电子设计自动化EDA是从是从CAD（计算机辅助计算机辅助设设计）、计）、CAM（计算机辅助制造计算机辅助制造）、）、CAT（计算计算机辅助测试机辅助测试）、）、CAE（计算机辅助工程计算机辅助工程）等概念）等概念发展而来。发展而来。3 发展历程发展历程（1）电子）电子CAD阶段阶段 20世纪世纪70年代，属年代，属EDA技术发展初期。利用计技术发展初期。利用计算机、二维图形编辑与分析的算机、二

2、维图形编辑与分析的CAD工具，完成布工具，完成布图布线等高度重复性的繁杂工作。典型设计软件图布线等高度重复性的繁杂工作。典型设计软件如如Tango布线软件。布线软件。 （2）计算机辅助工程设计（）计算机辅助工程设计（CAE）阶段）阶段 20世纪世纪80年代初，出现了低密度的可编程逻辑年代初，出现了低密度的可编程逻辑器件（器件（PAL和和GAL），相应的），相应的EDA开发工具主要开发工具主要解决电路设计没有完成之前的功能检测等问题。解决电路设计没有完成之前的功能检测等问题。 80年代后期，年代后期，EDA工具已经可以进行初级的设工具已经可以进行初级的设计描述、综合、优化和设计结果验证。计描述、

3、综合、优化和设计结果验证。电子设计自动化电子设计自动化 EDA（Electronic Design Automation）4（3）电子设计自动化（）电子设计自动化（EDA）阶段）阶段 20世纪世纪90年代，可编程逻辑器件迅速发展，出年代，可编程逻辑器件迅速发展，出现功能强大的全线现功能强大的全线EDA工具。具有较强抽象描工具。具有较强抽象描述能力的硬件描述语言（述能力的硬件描述语言（VHDL、Verilog HDL）及高性能综合工具的使用，使过去单功能电子及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品开发产品开发转向系统级电子产品开发 （即（即SOCSystem On a

4、Chip片上系统集成）。片上系统集成）。电子设计自动化电子设计自动化 EDA（Electronic Design Automation）5 EDA广义定义：广义定义：半导体工艺设计自动化、半导体工艺设计自动化、 可编程器件可编程器件设计自动化、设计自动化、 电子系统设计自动化、电子系统设计自动化、 印刷电路板印刷电路板设计自动化、设计自动化、 仿真与测试、故障诊断自动化仿真与测试、故障诊断自动化 形式验证自动化形式验证自动化 统称为统称为EDA工程工程EDA概念发展概念发展6 1、传统设计方法：传统设计方法：自下而上（Bottom - up)的 设计方法，是以固定功能元件为基础，基于电 路板的

5、设计方法。固定功能元件电路板设计完整系统构成系统调试、测试与性能分析系统功能需求传统设计方法和传统设计方法和 EDAEDA方法的区别：方法的区别：输入输出7 1. 设计依赖于设计师的经验。 2. 设计依赖于现有的通用元器件。 3. 设计后期的仿真不易实现和调试复杂。 4. 自下而上设计思想的局限。 5. 设计实现周期长，灵活性差，耗时 耗力，效率低下。 传统设计方法的缺点：传统设计方法的缺点：8 2 2、 EDAEDA方法方法： 自上而下（Top - Down)的设计方法。其方案验证与设计、系统逻辑综合、布局布线、性能仿真、器件编程等均由 EDA工具一体化完成。设计思想不同： 自上而下（Top

6、 - Down)的设计方法。 自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。 自上而下设计中可逐层描述，逐层仿真，保证满足系统指标。9系统功能需求功能级描述功能级仿真逻辑综合、优化、布局布线定时仿真、定时检查输出门级网表ASIC芯片投片、PLD器件编程、测试ASIC:Application Specific Integrated Circuits, PLD: Programmable Logic Devices103 3、传统方法与、传统方法与

7、EDAEDA方法比较：方法比较： 传统方法1.从下至上2.通用的逻辑元、器件3.系统硬件设计的后期 进行仿真和调试4.主要设计文件是电路 原理图 EDA方法1.自上至下2.可编程逻辑器件3.系统设计的早期进行仿 真和修改4.多种设计文件，发展趋 势以 HDL描述文件为主5.降低硬件电路设计难度 EDA技术极大地降低硬件电路设计难度，提高设计效率，是电子系统设计方法的质的飞跃。11EDAEDA技术的主要内容技术的主要内容实现载体：大规模可编程逻辑器件 （PLD:Programmable Logic Device）描述方式：硬件描述语言 （HDL:Hard descripation Lauguag

8、e) VHDL、Verlog HDL等设计工具：开发软件、开发系统硬件验证：实验开发系统12设计流程设计流程 自上而下设计系统硬件的过程1.2 FPGA的设计流程及设计方法的设计流程及设计方法13FPGA设计流程1、系统设计、系统设计（制定系统规范）-手工完成 定义整个系统完成的功能。平衡各方面的因素，对整定义整个系统完成的功能。平衡各方面的因素，对整个系统确定大体规划和整体设计方案。个系统确定大体规划和整体设计方案。 表现形式：表现形式：系统整体规范系统整体规范文档。文档。 2、模块设计、模块设计-手工完成 依据依据系统整体规范系统整体规范采用采用TopDownTopDown的设计方法，的设

9、计方法，逐步细化将系统划分为若干个相对完整，功能相对独立的逐步细化将系统划分为若干个相对完整，功能相对独立的功能模块。功能模块。（模块之间的逻辑关系和层次关系以及模块间接口约定）（模块之间的逻辑关系和层次关系以及模块间接口约定） 表现形式：表现形式：系统详细设计方案系统详细设计方案文档。文档。14 原理图输入 使用元件符号和连线等描述 比较直观，但设计大规模的数字系统时则显得繁琐 HDL语言输入 逻辑描述功能强 成为国际标准，便于移植FPGA设计流程3、设计输入、设计输入-手工完成15 综合、优化和映射综合、优化和映射-借助EDA工具自动完成 优化：将逻辑化简，去除冗余项，减少设计所耗优化：将

10、逻辑化简，去除冗余项，减少设计所耗用的资源。用的资源。 综合：将模块化层次化设计的多个文件合并为一综合：将模块化层次化设计的多个文件合并为一个网表，使设计层次平面化。个网表，使设计层次平面化。 把设计分为多个适合特定器件内部逻辑资源实现把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块的形式。的逻辑小块的形式。 布局与布线，生成编程文件布局与布线，生成编程文件-借助EDA工具自动完成 将已分割的逻辑小块放到器件内部逻辑资源的具将已分割的逻辑小块放到器件内部逻辑资源的具体位置并利用布线资源完成各功能块之间的连接体位置并利用布线资源完成各功能块之间的连接 生成可供器件编程使用的数据文件。生成可供

11、器件编程使用的数据文件。4、设计处理16 5、模拟仿真 功能仿真-借助EDA工具手工完成 不考虑信号传输和器件的延时，仿真系统逻辑功能是否符合系统规范。 时序仿真-借助EDA工具手工完成 考虑信号传输和器件的延时，仿真系统逻辑功能是否仍符合系统规范。（不同器件的内部延时不一样，不同的布局、布线延时也会有比较大的不同） 在线验证-借助各种仪表手工完成 利用实现手段测试器件最终功能和性能指标。17可编程逻辑器件设计流程181.3 FPGA的相关技术1、 在系统编程技术 ISP-In System Program 对PLD的逻辑功能可随时进行修改，由Lattice公司率先发明。 优点： 方便硬件的调

12、试 方便硬件版本的升级，类似于软件升级Page 4619在系统编程技术ISP-In System ProgrammablePage 47n大规模、超大规模集成电路、其性能已不能单凭器件本身大规模、超大规模集成电路、其性能已不能单凭器件本身的电路结构评估，需要配备的电路结构评估，需要配备相应的软件相应的软件才能形成一个整体。才能形成一个整体。软件如何录入软件如何录入“固化固化”进入器件？进入器件？n方法方法1：编程器（：编程器（Programmer） 专用编程器和通用编程器专用编程器和通用编程器n方法方法2：在系统编程：在系统编程ISP 通过几根编程线与计算机的并行口通过几根编程线与计算机的并行

13、口/串口相连，在专门应串口相连，在专门应用软件配合下，方便的实现程序下载。用软件配合下，方便的实现程序下载。20（1） 内部逻辑测试内部逻辑测试（2） JTAG边界扫描测试边界扫描测试图图2-41 边界扫描电路结构边界扫描电路结构2、 FPGA 测试技术测试技术21 据IEEE1149.1标准JTAG，用于解决大规模集成电路的测试问题。 现在新开发的可编程器件都支持边界扫描技术，并将其作为ISP接口。 在DSP开发和嵌入式处理器的开发中应用得非常广泛。Page 48边界扫描测试技术BST Boundary Scan Test JTAGJoint Test Action Group联合测试行动小

14、组联合测试行动小组22 JTAG边界扫描测试需要的边界扫描测试需要的5种信号种信号 引引 脚脚描描 述述功 能TDI测试数据输入测试数据输入(Test Data Input)测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。TDO测试数据输出测试数据输出(Test Data Output)测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。TMS测试模式选择测试模式选择(Test Mode Select)控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。TCK测试时钟输入测试时钟输入(Test Clock

15、 Input)时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。TRST测试复位输入测试复位输入(Test Reset Input)低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。23JTAG方法的原理方法的原理 FPGA每个输入输每个输入输出引脚都增加了一出引脚都增加了一个移位寄存器，在个移位寄存器，在测试模式下，这些测试模式下，这些寄存器用来控制输寄存器用来控制输出引脚的状态和读出引脚的状态和读取输入引脚的状态，取输入引脚的状态，从而完成了测试工从而完成了测试工作。作。 24JTAG BST 系系统内部结构图统内部结构图25JTAG BST选择命令模式时序图选择命令模式时序图TAP控制器的命令模式有：控制器的命令模式有：SAMPLEPRELOAD指令模式指令模式EXTEST指令模式指令模式BYPASS指令模式指令模式IDCODE指令模式指令模式USERCODE指令模式指令模式26JTAG与与FPGA连接连接2728EDA