第四章存储器系统习题

1、计算机组成原理一一习题与解析 第四章 存储器系统邵桂芳4.2半导体存储器4.2.1填空题1. 计算机中的存储器是用来存放_0)的，随机访问存储器的访问速度与无关。 答案：程序和数据 存储位置2. 对存储器的访问包拾和两类。答案：读写3. 计算机系统中的存储器分为_和_。在CPU执行程序时，必须将指令存在中。答案：内存外存内存4. 主存储器的性能指标主要是、存储周期和存储器带宽。答案：存储容量存取时间5. 存储器中用来区分不同的存储单元，lGB=®KBo答案：地址 1024X1024(或2专6. 半导体存储器分为、只读存储器(ROM)和相联存储器等。答案：静态存储器(SRAM)动态存储

2、器(DRAM)7. RAM的访问时间与存储单元的物理位置，任何存储单元的内容都能被答案：无关随机访问8. 存储揣芯片由、地址译码和控制电路等组成。答案：存储体读写电路9. 地址译码分为方式和方式。答案：单译码双译码10. 双译码方式采用个地址译码器，分别产生和信号。答案：两行选通列选通11. 若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译 码方式，地址译码器有条输出线。答案：10246412. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需 要。答案：双稳态电路刷新(或恢复)13. 存储器芯片并联的目的是为了，串联的目的是为了。答案：位

3、扩展字节单元扩展14. 计算机的主存容量与有关，其容量为。答案：计算机地址总线的根数 2地址线敌15. 要组成容量为4MX8位的存储器，需要片4NIX1位的存储器芯片并联，或者需要片 1MX3的存储器芯片串联。答案：8416内存储器容量为256K时，若首地址为00000H,那么末地址的十六进制表示是答案：3FFFFH17. 主存储器一般采用存储器件，它与外存比较存取速度、成本。答案：半导体快高18. 三级存储器系统是指这三级：答案：高缓、内存、外存19. 表示存储器容量时KB=_d)_,表示硬盘容量时，KB=，MB=©o答案：1024字节 t024x 1024(4 220序节 1(P

4、字节 “字节20. 只读存储器ROM可分为、和四种。答案：®ROM PROM EPROM ®E2PROM21. SRAM是；DRAM 是；ROM是；EPROM是。答案：静态存储器 动态存储器 只读存储器 可改写只渎存储器22. 半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。答案：触发器栅极电容23. 广泛使用的和都是半导体存储器。前者的速度比后者快，但不如后者高，它们 的共同缺点是断电后保存信息。答案：SRAM DRAM 随机读写 集成度 不能24. CPU是按_访问存储器中的数据。答案：地址24. EPROM属于的可编程ROM,擦除时一般使用，写入时使用高压脉冲

5、。答案：可多次擦写紫外线照射25. 对存储器的要求是，。为了解决这三个方面的矛盾，计算机采用多级存储器体 系结构。答案：容量大速度快成本低26. 动态MOS型半导体存储单元是由一个和一个构成的。答案：晶体管电容器27. 动态半导体存储器的刷新一般有、和三种方式。答案：集中式分散式异步式28. 动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在，因此，需要不断 地进行。答案：泄漏电流刷新29. 动态RAM控制器由和两部分组成。答案：刷新控制电路访存裁决电路4.2.2选择题1. 计算机的存储器系统是指OA. RAM B. ROMC主存储器D. cache,主存储器和外存储器答案：D2. 存

6、储器是计算机系统的记忆设备，它主要用来oA. 存放数据B.存放程序C.存放数据和程序 D.存放微程序答案：C3. 内存若为16兆(ME),则表不其容量为KBoA 16B 16384C. 1024D 16000答案：B4. 下列说法正确的是oA. 半导体RAM信息可读可写，且断电后仍能保持记忆B. 半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的C. 静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失D. ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失 答案：C5. 可编程的只读存储器。A. 不一定可以改写B. 一定可以改写C. 一定不可以改写 D.以上

7、都不对答案：A6. 组成2MX8bit的内存，可以使用oA. 1MX8bit进行并联 B. 1 IX4bit进行串联C. 2XIX4bit进行并联 D. 2MX4bit进行串联答案：C7. 若RAM芯片的容量是2MX8bit,则该芯片引脚中地址线和数据线的数目之和是A. 21 B. 29 C. 18D.不可估计答案：B8. 若RAM中每个存储单元为16位，则下面所述正确的是oA.地址线也是16位 B.地址线与16无关C.地址线与16有关D.地址线不得少于16位答案：B9. 若存储器中有IK个存储单元，采用双译码方式时要求译码输出线为oA. 1024B. 10C. 32D. 64答案：D10.

8、RAM芯片串联时可以oA. 增加存储器字长E.增加存储单元数量C.提高存储器的速度 D.降低存储器的平均价格答案：B11. RAM芯片并联时可以aA. 增加存储器字长E.增加存储单元数量C.提高存储器的速度D.降低存储器的平均价格答案：A12. 存储周期是指oA. 存储器的读出时间B. 存储器进行连续读和写操作所允许的最短时河河隔C. 存储器的写入时间D. 存储器进行连续写操作所允许的最短时河河隔答案：B13. 某微型计算机系统，若操作系统保存在软盘上，其内存储器应该采用oA. RAMB. ROMC. RANI 和 ROMD. CCP答案：C14. 下面所述不正确的是。A. 随机存储器可随时存

9、取信息，掉电后信息丢失B. 在访问随机存储器时：访问时间与单元的物理位置无关C. 内存储器中存储的信息均是不可改变的D. 随机存储器和只读存储器町以统一编址 答案：C15. 和外存储器相比，内存储器的特点是oA.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低答案：C16. 640KB的内存容量为。A. 640000 字节B.64000 字节C. 655360 字节D.32000 字节答案：C17. 若一台计算机的字长为4个字节，则表明该机器。A. 能处理的数值最大为4位十进制数B. 能处理的数值最多为4位二进制数组成C. 在CPU中能够作为

10、一个整体加以处理的二进制代码为32位D. 在CPU中运算的结果最大为2的32次方答案：C18. 下列元件中存取速度最快的是oA. CacheB.寄存器C.内存D.外存答案：B19. 与动态MOS存储器相比，双极型半导体存储器的特点是A.速度快B.集成度高C.功耗大D.容量大答案：A, C20. ROM与RAM的主要区别是。A. 断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失B. 断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失C. ROM是外存储器，RAM是内存储器D. ROM是内存储器，RAM是外存储器答案：B21. 机器字长32位，其存储容量为4MB,若按字编

11、址，它的寻址范围是_A. 0-1 MWB. 01 MBC. 0-4MWD 0-4MB第13页共26页答案：A22. 某一 SRAM芯片，其容量为512x8位，除电源端和接地端外，该芯片引出线的最小数目应为CE25A23C50D19答案：D23. 某一动态RAM芯片其容量为16KX1,除电源线、接地线和刷新线外，该芯片的最小引脚数目应为°A16 E12 C18答案：B24. 某计算机字长32位，存储容量为1MB,若按字编址，它的寻址范鬧是A. 0-1 MWB. 0-512KBC. 0-256KWD. 0-256KB答案：C25. 某RAM芯片，其存储容量为1024x16位，该芯片的地址

12、线和数据线数目分别为。A. 20, 16B. 20, 4C. 1024, 4D. 1024, 16答案：A26. 某计算机字长16位，其存储容量为2MB,若按半字编址，它的寻址范围是。A. 0-8MB. 0-4MC. 0-2MD. 01M答案：C27. 某计算机字长32位，存储容量为8MB,若按双字编址，它的寻址范围是。A. 0-256KB. 0-512KC. 0-1MD. 02M答案：C28. 以卞四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是OA. DRAM B. SRAMC.闪速存储器 D. EPROM答案：C29. 对于没有外存储器的计算机来说，监控程序

13、可以存放在°A. RAM B. ROMC. RANI 和 ROM D. CPU答案：B30o在某CPU中，设立了一条等待(WAIT)信号线，CPU在存储器周期中T的下降沿采样WAIT线，则下面的叙述中正确的是。A. 如WAIT线为高电平，则在口周期后不进入口周期，而插入一个Tw周期B. Tw周期结束后，不管WAIT线状态如何，一定转入丁3周期C. Tw周期结束后，只要WAIT线为低，则继续插入一个Tw周期，直到WAIT线变高， 才转入口周期D. 有了 WAIT线，就可使CPU与任何速度的存储器相连接，保证CPU与存储器连接时 的时序配合答案：C, D31.下面是有关存储保护的描述。请

14、从题后列出的选项中选择正确答案：为了保护系统软件不被破坏，以及在多道程序环境下防止一个用户破坏另一用户的程 序，而采取下列措施：(1) 不准在用户程序中使用“设置系统状态”等指令。此类指令是指令。(2) 在段式管理存储器中设置寄存器，防止用户访问不是分配给这个用用户的存储 区域。(3) 在环保护的主存中，把系统程序和用户程序按其允许访问存储区的范闱分层；假如规定 内层级别高，那么系统程序应在_，用户程序应在_0_。内层_访问外层的 存储区。(4) 为了保护数据及程序不被破坏，在页式管理存储器中，可在页表内设置1<(读)、W(写)及 位，位为1，表示该页内存放的是程序代码。供选择的项:，&

15、#174;A：特权B：特殊C：上、卞界 D：系统外层 C：内层或外层B：不允许B： P （保护）C： E （执行）A EA ©CD： E （有效），®A：内层B： A：允许 A： M（标志） 答案：®AC4.2.3判断改错题1. 动态RAM和静态RAM都是易失性半导体存储器。答案：对。2. 计算机的内存由RAM和ROM两种半导体存储器组成。答案：对。3. 个人微机使用过程中，突然RAM中保存的信息全部丢失，而ROM中保存的信息不受 影响。答案：错。RAM中保存的信息在断电后会丢失，而ROM中保存的信息在断电后不受 影响。4. CPU访问存储器的时间是由存储器的容量

16、决定的，存储器容量越人，访问存储器所 需的时间越长。答案：错。CPU访问存储器的时间与容量无关，而是由存储器元的材料决定的。5. 因为半导体存储器加电后才能存储数据，断电后数据就去失了，因此EPROM做成的存 储器，加电后必须重写原来的内容。答案：错。半导体存储器加电后才能存储数据，断电后数据去失，这是指RAM。EPROM 是只读存储器，断电后数据不会丢失，因此，加电后不必重写原来的内容。6. 大多数个人计算机中可配置的内存容量受地址总线位数限制。答案：错。内存容量不仅受地址总线位数限制，还受寻址方式、操作系统的存储管理方式等 限制。7. 因为动态存储器是破坏性读出，所以必须不断地刷新。答案：

17、错。刷新不仅仅因为存储器是破坏性读出，还在于动态存储器在存储数据时，若存储 器不做任何操作，电荷也会泄漏，为保证数据的正确性，必须使数据周期性地再生即刷新。8. 固定存储器（ROM）中的任何一个单元不能随机访问。答案：错。ROM只是把信息固定地存放在存储器中，而访问存储器仍然是随机的。9. 一般情况下，ROM和RAM在存储体中是统一编址的。答案：对。在计算机设计中，往往把RAM和ROM的整体作主存，因此，RAM和ROM 一般是统一编址的。4.2.4简答题1. 存储元、存储单元、存储体、存储单元地址这几个术语有何联系和区别？答：计算机在存取数据时，以存储单元为单位进行存取。机器的所有存储单元长度

18、相同，一 般由8的整数倍个存储元构成。同一单元的存储元必须并行工作，同时读出、写入，由许多 存储单元构成一台机器的存储体。由于每个存储单元在存储体中的地位平等，为区别不同单 元，给每个存储单元赋予地址，都有一条惟一的地址线与存储单元地址编码对应。2. 简述存储器芯片中地址译码的方式。答：地址译码的方式有两种：单译码方式和双译码方式。单译码方式只用一个译码电路，将所有的地址信号转换成字选通信号，每个字选通信号 用于选择一个对应的存储单元。双译码方式采用两个地址译码器，分别产生行选通信号和列选通信号，行选通和列选 通信号同时有效的单元被选中。存储器一般采用双译码方式，目的是减少存储单元选通线 的数

19、量。3. 针对寄存器组、主存、cache、光盘存储器、软盘、硬盘、磁带，回答以卞问题：按存储容量排出顺序(从小到大):(2)按读写时间排出顺序(从快到慢)。答：(1)寄存器组一 cache 一软盘一主存一光盘存储器一硬盘一磁带。(2)寄存器组一 cache 一主存一硬盘一软盘一光盘存储器一磁带。4.说明SRAM的组成结构；与SRAM相比，DRANI在电路组成上有什么不同之处？ 答：SRAM由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动 态刷新电路。与SRANI相比，DRAM在电路组成上有以卞不同之处：(1) 地址线的引脚一般只有一半，因此，增加了两根控制线濟、CAS ,分别

20、控制接 受行地址和列地址。(2) 没有厉引脚，在存储器扩展时用面来代替。5. DRAM存储器为什么要刷新DRAM存储器采用何种方式刷新?有哪几种常用的刷新方 式？答：DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究会 泄漏，电荷又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。 为此，必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷。此过程叫 “刷新”。DRAM是逐行进行刷新，刷新周期数与DRAM的扩展无关，只与单个存储器芯片的内 部结构有关，对于一个128X128矩阵结构的DRAM芯片，只需128个刷新周期数。常用的刷新方式有三种：

21、集中式、分散式、异步式。6. 静态MOS存储元、动态MOS存储元、双极型存储元各有什么特点？答：静态MOS存储元VI、V2、V3、V4组成的双稳态触发器能长期保持信息的状态 不变，是因为电源通过V3、V4不断供给VI或V2电流。动态MOS存储元是为了提高芯片的集成度而设计的。它利用MOS管栅极电容上电荷 的状态来存储信息。时间长了，栅极电容上的电荷会泄漏，而存储元本身又不能补充电荷， 因此，需要外加电路给存储元充电，这就是所谓刷新。刷新是动态存储器所特有的。双极型存储元由两个双发射极晶体管组成。它也是由双稳电路保存信息，其特点是工作 速度比MOS存储元要高。以上三种存储元的共同特点是当供电电源

22、切断时，原存的信息会消失。7. ROM与RAM两者的差别是什么?指出下列存储器哪些是易失性的?哪些是非易失性的? 哪些是读出破坏性的?哪些是非读出破坏性的？动态RAM,静态RAM, ROM, Cache,磁盘，光盘答：ROM、RAM都是主存储器的一部分，但它们有很多差别：(l)RAM是随机存取存储器，ROM是只读存取存储器。(2JRAM是易失性的，一旦掉电，所有信息全部丢失。ROM是非易失性的，其信息可 以长期保存，常用于存放一些固定的数据和程序，比如计算机的自检程序、BIOS、BASIC 解释程序、游戏卡中的游戏等。(2)动态RAM、静态RAM、Cache是易失性的，ROM、磁盘、光盘是非易

23、失性的。动 态RAM是渎出破坏性的，其余均为非读出破坏性的。8. 下列各种存储器中，哪些是挥发性存储器?哪些是非挥发性存储器？磁盘，DRAM, ROM.磁带，光盘，SRAM, EPROM, PROM, EEPROM答：挥发性存储器有DRANL SRAMo非挥发性存储器有磁盘、ROM、磁带、光盘、EPROM、PROM、EEPROMo425综合J1. 欲设计具W64KX2位存储容量的芯片，问如何安排地址线和数据线引脚的数目，才能使 两者之和最小。请说明有几种解答。解：设地址线x根，数据线y根，则2“xy = 64Kx2若 v=lx=17v=2x=16v=4x=15v=8x=14因此，当数据线为1或

24、2时，引脚之和为18,共有2种解答。2. 表4. 1给出的各存储器方案中，哪些是合理的?哪些不合理?对那些不合理的可以怎样修 改？表4.1存储器MAR的位数(存储9S地址寄存器)存储器的单元数每个存储单元的位数(存储器数据寄存器)(1)1010248(2)10102412(3)810248(4)12102416(5)881024(6)1024108解：合理。(2) 不合理。因为存储单元的位数应为字节的整数倍，所以将存储单元的位数改为16较 合理。(3) 不合理。因为MAR的位数为8,存储器的单元数最多为256个，不可能达到1024 个，所以将存储器的单元数改为256较合理。(4) 不合理。因为

25、MAR的位数为12,存储器的单元数应为4K个，不可能只有1024个, 所以将存储器的单元数改为4096才合理。(5) 不合理。因为MAR的位数为8,存储器的单元数应为256个，不可能只有8个，所 以将存储器的单元数改为256才合理：另外，存储单元的位数为1024太长，改为8、16、 32、64均可。(6) 不合理。因为MAR的位数为1024,太长，而存储单元数为10,太短，所以将MAR 的位数与存储单元数对调一下，即MAR的位数为10,存储器的单元数正好为1024,合理。3. 某存储器容屋为4KB 其中：ROM2KB，选用EPROM 2KX8: RAM 2KB，选用RAM 1KX8； 地址线A

26、is-Aoo写出全部片选信号的逻辑式。解：ROM的容量为2KB,故只需1片EPROM；而RAM的容量为2KB,故需RAM芯 片2片。ROM片内地址为11位，用了地址线的A10-A0这11根地址线；RAM片内地址为 10位，用了地址线的Ar Ao这10根地址线。总容量需要12根地址线。可以考虑用1根地 址线皿作为区别EPROM和RANI的片选信号，对于2片RAM芯片可利用Am来区别其 片选信号。由此，可得到如下的逻辑式：EPROM CS0 =RAM CS = AnA10 CS2 = AnA104.图4.4(a)是某SRAM的写入时序图，其中R/W是读/写命令控制线，当R/W线为低电 平时，存储器

27、按当时地址2450H把数据线上的数据写入存储器。请指出图中的错误，并画 出正确的写入时序图。地址2 592450匚200R/W/ 二图 4.4 (a)解：在RW线为低电平时，地址、数据都不能再变化，正确的写入时序图如图4.4(b)。图 4.4 (b)5没有一个IMB容量的存储器，字长为32位，问：(1) 按字节编址，地址寄存器、数据寄存器各为几位?编址范闱为多人？(2) 按半字编址，地址寄存器、数据寄存器各为几位?编址范闱为多人？(3) 按字编址，地址寄存器、数据寄存器各为几位?编址范围为多人？ 解：(1)按字节编址，1ME=2'°x8，地址寄存器为20位，数据寄存器为8位，

28、编址范围为OOOOOH-FFFFFHo按半字编tit, INIB=220 x8 = 219 x16,地址寄存器为19位，数据寄存器为16位，编址范 I韦I 为 00000H-7FFFFH。(3)按字编址，1 NIB=220 x8 = 218 x32，地址寄存器为18位，数据寄存器为32位，编址范I韦I 为 00000H3FFFFH°6.用16KX8位的SRAM芯片构成64KX16位的存储器，试画出该存储器的组成逻辑 框图。解:存储器容量为64KX16位,其地址线为16位(人仇)，数据线也是16位(052)；SRAM芯片容量为16KX8位，其地址线为14位，数据线为8位。因此组成存储器

29、时需字 位同时扩展，字扩展采用2： 4译码器，以16K为一个模块，共4个模块。位扩展釆用两片 串接：存储器的组成逻辑框图如图4.5所示。图4.57. 己知某8位机的主存采用半导体存储器，地址码为18位，芯片组成该机所允许的最人主 存空间，并选用模块条的形式，问：(1) 若每个模块条为32KX8位，共需几个模块条？(2) 每个模块内共有多少片RAM芯片？(3) 主存共需多少RAM芯片?CPU如何选择各模块条？解：若使用4KX4位RAM(1) 由于主存地址码给定18位，所以最人存储空间为218 = 256/C ,主存的最人容量为 256KB。现每个模块条约存储容量为32KB.所以主存共需256KB

30、 / 32KB=8块扳。(2) 每个模块条的存储容量为32KB,现使用4Kx4位的RAM芯片拼成4Kx8位(共8 组)，用地址码的低12位(观4口)直接接到芯片地址输入端，然后用地址的高3位(4AJ通过3： 8译码器输出分别接到8组芯片的选片端。共有8x2=16个RAM。(3)根据前面所得，共需8个模块条，用A17A16A15通过3： 8译码器来选择模块条，如图4.6所示。8.用8KX 8位的ROM芯片和8KX4位的RAM芯片组成存储器，按字节编址，其中 RANI的地址为0000H5FFFH, ROM的地址为60009FFFH,画出此存储器组成结构图 及与CPU的连接图。解：ram 的地址范I

31、韦I展开为 oooooooooooooooo-o 101111111111111, A12 4。从 ooooh1FFFH,容量为：8K,高位地址A15A14A13,从000-010,所以RAM的容量为8Kx 3=24KoRAM用8KX4的芯片组成，需8KX4的芯片6片。ROM的末地址首地址=9FFFH-6000H=3FFFH,所以ROM蛇容量为214=16Ko ROM用 8Kx8的芯片组成，需8Kx8的芯片2片。图4.6RAM 的地址范鬧展开为 0110 0000 0000 0000-1001 1111 1111 1111,高位地址A15A14A13 从 o Ii-I00o存储器的组成结构图及

32、与CPU的连接如图4.7所示。计算机组成原理一一习题与解析 第四章 存储器系统邵桂芳图4.79存储器分布图如下面所示(按字节编址)，现有芯片ROM 4Kx 8和RAM8Kx4,设计此 存储器系统，将RAM和ROM用CPU连接。解：RAM1区域是8Kx8,需2片8KX4的芯片；RAM2区域也是8Kx8,需2片8Kx4的芯片；ROM区域是8Kx8,需2片4Kx8的芯片。地址分析如下:000 0 0000 0000 0000000 1 1111 1111 1111001 0 0000 0000 0000001 1 1111 1111 1111011 0 0000 0000 0000011 1 111

33、1 1111 1111(1)方法一以内部地址多的为主,地址译码方案为：用4口&3作译码器输入，则人选RAM1,人选RAM2,人选ROM,当&三二0时选ROME当4归=1时选ROM2,扩展图与连接图如图4.8所示。图4.8(2)方法二以内部地址少的为主，地址译码方案为：用A14A13A12作译码器输入，则人和人选RAMb厶和岭选RAM2,人选ROM1,人选ROM2,扩展图和连接图如图4.9所示。图4.910.用8Kx 8的RANI芯片和2Kx 8的ROM芯片设讨一个10Kx 8的存储器，ROM和RAM 的容量分别为2K和8K, ROM的首地址为0000H, RAM的末地址为3FF

34、FHo(1) ROM存储器区域和RAM存储器区域的地址范围分别为多少？(2) 画出存储器控制图及与CPU的连接图。解：(1) ROM的首地址为0000H, ROM的总容量为2Kx 8,RAM的末地址为3FFFH, RAM的总容量为8Kx8,所以地址为：2000Ho(2) 设计方案ROM的地址范闱为RAM的地址范圉为（3）方法一000 000 0000 0000000 111 1111 111100 000 0000 0000111 111 1111 1111以内部地址多的为主，地址译码方案为：用人3来选择，当人3=1时选RAM,当A13A12Ah=000 时选 ROM,如图 4.10 所示。图

35、 4.10第19页共26页（4）方法二以内部地址少的为主，地址译码方案为：用A3A2A1作译码器输入，则丫。选ROM,人、 人、人、岭均选RAM，如图4.11所示。D7F0WEAAqAnAi：A3图 4.1111.某机字长8位，试用如卞所给芯片设计一个存储器,容量为10KW,其中RAM为高8KW, ROM为低2KW,最低地址为0 （RAM芯片类型有为：4Kx8, ROM芯片有：2Kx4）。 地址线、数据线各为多少根？ RAM和ROM的地址范圉分别为多少？ 每种芯片各需要多少片。 画出存储器结构图及与CPU连接的示意图。解： 地址线为14根，数据线为8根。 ROM的地址范闱为0000H07FFH

36、、RAM的地址范I韦I为0800H27FFH。 RAM芯片共2片，ROM芯片共2片。 存储器结构图及与CPU连接的示意图如图4.12所示。图 4.1212.用8KX 8位的ROM芯片和8KX4位的RAM芯片组成存储器，按字节编址，其中RAM 的地址为2000H7FFFH,ROM的地址为9000HEFFFH,画出此存储器组成结构图及与CPU 的连接图。解：RANI 的地址范围展开为 001 0000000000000011 11111111111 , 4口 4。从 0000H1FFFH,容量为8K,高位地址九5人口九3从001011,所以RAM的容量为8Kx 3=24K。RAM用8KX4的芯片组

37、成，需8KX4的芯片共6片。ROM 的地址范围展开为 1001 000000000000-1011 111111111111 ,人口 4。从000H-FFFH,容量为4K,高位地址A15A14A13A12从1001-1011,所以ROM的容量为 4Kx3=12Ko ROM用4Kx8的芯片组成，需4Kx 8的芯片3片。001 0 0000 0000 0000地址分析如下:1011 1111 1111 1111011(1 1111 1111 1111 loolloooo 0000 0000地址译码方案：用A15A14A13A12作译码器输入，则乙和乙选RAMI,和人选 ZI2,计算机组成原理一一习

38、题与解析 第四章 存储器系统邵桂芳人和岭选RAM3,笛选ROM1,人选ROM3o存储器的组成结构图及与CPU的连接图如图4.13所示。第21页共26页13. CPU的地址总线16根（九是低位），双向数据总线8根（0D。），控制总线中与主存有关的信号有MREQ （允许访存，低电平有效），R/W （高电平读命令, 低电平写命令）。主存地址空间分配如下：0-8191为系统程序区，由EPROM芯片组成，从 8192-32767为用户程序区，最后（最人地址）2K地址空间为系统程序工作区。上述地址为 十进制，按字节编址。现有如下芯片：EPROM 8K x 8位（控制端仅有厉）SRAM16Kx8位，2Kx8

39、位，4Kx8位，8Kx8位请从上述芯片中选择芯片来设计该计算机的主存储器，画出主存逻辑框 图，注意画选片逻辑（可选用门电路及译码器）。081918K (EPROM)解：（8191-0+1）/1024=8,所以EPROM的容量为8KX8十六进制地址范闱为0000H-1FFFH8192327673276863487634886553524K (SRAM1)30K (空)(32767-8192+1)/1024=24,所以SRAM1 的容量为24Kx8十六进制地址范围为2000H-7FFFH(63487-32768+1)/1024=30,所以空容量为30Kx82K (SRAM2 )(65535-634

40、88+1) / 1024=2,所以SRAM2的容量为2Kx8 十六进制地址范闱为F800H-FFFFH根据以上分析设计如下：EPROM 8Kx8芯片1片SRAM 8Kx8位芯片 3片，2Kx8位芯片* 1片，3： 8译码器1片，地址分析如下:oool 00000 0000 0000000 11111 1111 1111001 00000 0000 0000 EPROMoil mu mi mi SRAM1mil ooo oooo ooooinn in mi mi SRAM2地址译码方案：用A15A14A13作译码器输入，则人选EPROM,人、乙、岭选SRAM1,岭选SRAM2,但九/口=11。存

41、储器的组成结构图及与CPU的连接图如图4.14所示。14.要求用128KX16位的SRAM芯片设计512KX16位的存储器，用64Kxl6位的 EPROM芯片组成128KX16位的只读存储器。试问：(1) 数据寄存器多少位？(2) 地址寄存器多少位？(3) 两种芯片各需多少位？(4) EPROM的地址从00000H开始，RAM的地址从60000H开始，画出此存储器组成框 图。图 4.14解：(1)存储器的总容量为 512KX16 位(SRAM) +128Kxl6 位(EPROM)二640Kxl6 位。 数据寄存器16位。(2)因为22O = 1024K>640K,所以地址寄存器20位。计

42、算机组成原理一一习题与解析 第四章存储器系统邵柱芳(3) 所需 SRAM 芯片数为(512KX2B) / ( 128Kx2B) =4 (片),所需 EPROM 芯片数为(128KX2B) / (64KX2B) =2 (片)。(4) EPROM的地址从00000H开始，末地址1FFFFH； SRAM的地址从60000H 开始，末地址为DFFFFHo SRAM的芯片为128Kx2B,内部地址线17根；EPROM 的芯片为64Kx2B,内部地址线16根。地址展开如下：a 4.1515.某机访问空间64KB.I/O空间与主存统一编址,1/0空间占用2K,范|制为FCOOHFFFFH。000000000

43、00000000000EPROM00011111miinimiSRAMon0000000000000000011011111mimimi以内部地址多的为主，存储器组成结构框图如图4. 15所示。第27页共26页现用8KBX8和2KBx8两种静态RAM芯片构成主存储器，RD、WR分别为系统 提供的读写信号线，IO/M为高是I/O操作，为低是内存操作。请画出该存储 器逻辑图，并标明每块芯片的地址范围。解：存储器逻辑图如图4.16所示。IO8KBX8(!) 8KBX8(7) 2KBX8(8) 2KBX8( 14)bO 接口(2K)5 : 32译码器A|5 Au A|3 A12 A|RAM (1)芯片

44、的地址范闱是RAM (2)芯片的地址范|制是RAM (3)芯片的地址范闱是图 4.160000H-1FFFH：2000H-3FFFH：4000H-5FFFH：RAM (4)芯片的地址范|制是6000H7FFFH：RAM (5)芯片的地址范|制是8000H9FFFH：RAM (6)芯片的地址范|制是RAM (7)芯片的地址范|判是RAM (8)芯片的地址范|判是RAM (9)芯片的地址范|制是AOOOH EFFFH；COOOH-DFFFH：E000H-E3FFH：E400H-E7FFH；RAM (10)芯片的地址范闱是RAM (11)芯片的地址范I判是RAM (12)芯片的地址范闱是RAM (1

45、3)芯片的地址范閑是E800H-EBFFH； EC00H EFFFH； F000H-F3FFH； F400H-F7FFH：RAM (14)芯片的地址范闱是F800H-FBFFH；LO空|uj的地址范闱是 FC00HFFFFH 16.用2Kx8的芯片设计一个8Kxl6的存储器：当B二0时访问16位数；当B二1时 访问8位数。解：由于要求存储器能按字节访问，即8Kx16=16Kx8=214x8,所以地址线需 14根，数据线为16根。先设计一个模块将2Kx8扩展成2KX16,内部地址为4“人。设计方案如下:2KX8=2KX8偶存储体|CS.奇存储体CS：B Accs5cs；说明00I1访问16位毀0

46、100不访问10I0访问偶存储体1101访问奇存储体些t真值表可得:CSi -AoCSi - A<, ® B地址分析如下:Al Ao 人9 Ag A?人6 人5 人3 A? A 人00101000000000000000000000000000000000000000000000011访问0号单元的16位数访问偶存储体的0号单元的8位数 不访问(即16位数的地址必须为偶数) 访问奇存储体的1号单元的8位数0101000000000000000000000000000000000000000011110011访问2号单元的16位数访问偶存储体的2号单元的8位数 不访问(即16位数

47、的地址必须为偶数) 访问奇存储体3号单元的8位数8KX16的存储器需要四个模块，因此需用2： 4译码器，译码器的输出一般是低 电平有效，设经反相后的输出分别为K、K、X、人，则西、瓦、芯、 克、瓦、芯、瓦、西、取的表达式分别为：CS严 A.Y.csi= A) CS5 = A.Y2 CS7 = A.Y.CS2 =（A, 3）岭 C54 =（A） 3爲 csd =（A） 3）匕 C5S =（A） 3爲 存储器结构图及与CPU连接的示意图如图4. 17所示。图 4. 1717. 用2Kx8的芯片设计一个8Kx32的存储器；当00时访问32位数;当坊B°=01时访问16位数：当B,B= 10

48、时访问8位数。解：由于要求存储器能按字节访问，即8Kx32=32Kx8=215x8,所以地址线需15根，数据线需要32根。先设计一个模块将2Kx8扩展成2Kx32,内部地址为九？人，扩展图如下：设计方案如下:CSlCS2CSCS4说明0 0 001111访问32位0 0 0 10 0 0 0不访问0 0 100 0 0 0不访问0 0 110 0 0 0不访问0 100110 0访问16位0 10 10 0 0 0不访问0 1100 0 11访问16位0 1110 0 0 0不访问10 0010 0 0访问存储体110 0 10 10 0访问存储体210 100 0 10访问存储体310 11

49、0 0 0 1访问存储体4由此真值表可得:CS = A 瓦（E + B。）CS2 =Bq AoCS3 = B150A1A0 + 恥0 + B/o 九 4。cSq = oAA） + BiBoW + BlBoA/o8KX32的存储器需要四个模块，因此需要2： 4译码器。译码器的输出一般是低电平 有效，设经反相后的输出分别为K、K、X、人,则百、百、瓦、西、cs4. cs5CS6、CS1CSs、CS9 . CSlQ、CS、CSl2 . CS3、CS】4、CSl5 . CS“的表达式分别为:CS； = (BlAlAQ + B1BQAlAQ)Y0CS3 = (oAA)+ i5oA4 + 酉凤瓦人)人cs

50、=（可丘入入+百凤人入+ b1boa1aq）yoCSs=（岔瓦入+ $爲瓦耳CS?=（百爲瓦耳+酉凤人入+瓦3。瓦观）匕CS$ =（色鸟人人+色凤人人）乙CSg=（百瓦入+ d爲瓦耳必计算机组成原理习题与解析 第四章存储器系统邵桂芳CS】=(oAA)+ ioAA)+瓦观)岭cs口 =（酉瓦入入+可3。4】入+CSl4=(BlAA0 + BlB0AlA0)Y5cs】5 = (oAA)+ i5oAA)+瓦人)匕CS“ =（酉&入入+瓦B°A入+人观必存储器的结构图及与CPU的连接图如图4. 18所示。18. 用16KX1位的DRAM芯片（由128X 128矩阵存储元构成）构成64

51、KX 8位的存储器，要 求：（1）画出该寄存器组成的逻辑框图。（2）设存储器读/写周期均为0.51xs, CPU在ls内至少要访存一次。试问采用 哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍，所 需实际刷新时间是多少？解：（1）根据题意，存储器总容量为64KB,故地址线共需16位。现使用16KX1位的动 态RAM,共需32片。芯片本身地址线占14位，其组成逻辑框图如图4.19所示，其中 使用一片2： 4译码器。（2）根据已知条件，CPU在l“s内至少需要访存一次，采用异步刷新比较合理。对 动态MOS存储器来讲,两次刷新的最人时间间隔是2/So RAM芯片读/写周期为0.5 “ s,由于16Kx 1位的RAM芯片由128x 128矩阵存储单元构成，刷新时只对128 进行异步方式刷新，故刷新间隔为2ms/128=15.6/s,可刷新信号周期15/SoAAAA A/LNAuAuSv220亠一 一 一 60CZ9SVKZ 二IO< -C.YVVVVVVY Y V V U V V/I图 4.1919.有一个16KX16的存储器，用1KX4位的DRAM芯片（内部结构为64x 16,引脚 同SRAM）