实验三QuartusII混合输入及层次化设计

1、实验三：quartus ii的混合输入及层次化设计练习一、实验目的（1）掌握和熟悉quartus ii软件的混合输入法设计数字电路 的方法。（2）掌握quartus ii软件的层次化设计方法及步骤。（3）掌握和熟悉quartus ii软件的设计输入、编译、仿真以及 下载。二、实验内容用quartus ii软件的原理图和侦件描述语言混合输入法 及层次化设计发昂发设计一个十进制数的计数、译码及显示 电路。三、实验条件（1）电脑。（2）开发软件：quartus ii（3）开发设备：el edav型；eda实验开发系统。（4）拟用芯片:acex1k;eplk100qc208-3o（1）设计一个同步bc

2、d码十进制计数器（利用vhdl语言 编写），设计文件名为count 10.vhd,对其编译，仿 真通过后，生成电路符号count10.sym,即将我们设计 的十进制计数器编译成工作库中的一个元件。（2）设计一个bcd码输入，输出为共阴极的显示译码器，设 计文件名为dec7s.vhd （利用vhdl语言编写），对其 编译，仿真通过后，生成电路符号dec7s.sym,即将我 们设计的显示译码器编译成工作库中的一个元件。(3) 利用原理图输入法建立顶层设计文件，文件名 c0unt10_top.gdf,文件中要输入前面连个文件生成 的元件。(4) 对顶层设计文件构成的项目进行编译、仿真及下载，最 后在

3、eda实验开发系统上验证电路的功能。五、实验设计(1)十进制计数器的vhdl程序library ieee;use ieee.std_logic_l 164.all;use iccc.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity counter isport(clr : in std.logic;clk : in std_log1c;en : in std_logic;q : buffer std_l0gic_vect0r(3 downto 0);co : out std_logic)；end counter;archite

4、cture j of counter issignal q_temp:stdogic_vector(3 downto 0);beginprocess(clk,q_temp)beginifcclk* event and elk二t)then if(clr=t) then q_temp<=(others=>,0,); elsif(en二t)thenif(q_tcmp二tool) thenq_temp<=(others=>,0,);elseq_temp<=q_temp+1;end if;end if;end if;q<=q_temp;end process;co&

5、lt;=* 1' when q_temp=u 1001” and en=* v else 'o'end j;(2)显示译码器的vhdl的程序library ieee;use ieee.std_logic_l 164.all;use ieee.std_logic_unstgned.all;entity led7s isport(q : in std_log1c_vector(3 downto 0);l: out std_logic_vector(6 downto 0) )；end led7s;architecture h of led7s isbeginprocess(q

6、)begincase q iswhen',()()()()u=>l<=,()111111”；when”0001 n=>l<=m0000110"when”0010u=>l<=h 1011011°when “00 ir,=>l<=,* 1001111"when”0100"=>lv=” 1100110"when"o io i u=>l<=m lionor'；when“0110n=>l<=,* llllior*;when”0111 n=>l&l

7、t;=u0000 111"when ” 1000u=>l<=mwhen" 1001 u=>l<=h 1101111"when others=>l<=h0000000h;end case;end process;3）end h;顶层设计文件原理图4）波形仿真j-loniloj-u-u-1_ 1i111i可门厂00 o e 勺x 6】 x5）管脚锁定电路引脚clkclrenl0l6coep1k100qc 208-3-h-丄心丿1pin78pin7pinspin90pin97pin36eda实验 开发 系统clk5dodlagledo

8、五、实验结果及总结1）系统仿真情况k master tirne bar:18.1 n$ * pointer:8.72m$ interval8 72m$ start:end:ananevalue)psi qs 2.o3.0 ms4.0ms5.0 ms6 0 ms7.0 ns8. o s9.0 ns 10 0 ms13518.118.1 ns j10clka ( l_i i-i-|-1 1clra :02eha :43coa(f詮4q la ':? x）c(0x £ x ?x6*< o x f ；tnn从系统仿真结果可以看出，本系统完全符合设计要求，同时 从系统时序仿真结果可以看出，可以实现译码及显示的功能。2）便件验证情况当do打到低电平时，数码管被清零；当dl打到低电平时， 其保持；当do和dl都为高电平时，计数器正常计数，且数码管 显示与计数值对应的数字。从实验结果可以看出，本系统完全符 合设计要求。3）实验过程