数电课设设计并仿真自动打铃系统

1、数子电子课程实验报告设计并仿真自动打铃系统目录一、设计任务和根本要求 3二、设计方案 3三、单元设计 7四、组装、调试、记录 12五、总逻辑图 12六、元器件清单 14七、改良设想 14电子技术课程设计正文一、课程设计任务和根本要求：1. 设计任务采用中规模集成电路设计一个可以自动打铃的系统。2. 根本要求1具有显示小时和分钟的时钟功能。2具有自动打铃功能在 8 30、9: 15、9： 25、10： 10、10： 30、11： 15、11：25、12： 10等8个时刻打铃，铃响30秒。3当电路发生走时误差时，要求电路具有校时功能。4具有手动设置定时的功能。5结构简单。二、设计方案：1. 万案一

2、原理框图如2.1所示:此方案的设计思路是，用移位存放器事先储存八个时间点，每个时间点为十六位二 进制代码，这八个时间点可依次滚动循环输出。 然后将输出的时间信号与时钟的小时和 分钟信号用十六位比拟器进行比拟。 当存放器中输出的时间与时钟显示的时间正好吻合 时，比拟器输出相等的信号，启动蜂鸣器和指示灯。30秒后，由30秒的特征值和比拟器相等的信号共同控制存放器的使能端，使之滚动，输出下一个时间点。以此循环，实 现自动报时打铃的功能。详细原理见三、四、五、六局部共 14页 第3页此方案可任意预置八个时间点，使用范围广。但器件相对较多，结构复杂2. 方案二原理框图如2.2所示：此方案的设计思路是，通

3、过判断下一次打铃距上一次打铃的时间间隔来报时。这八个时间点的时间间隔依次是 45、10、45、20、45、10、45分钟。用45进制、10进制、20进制计数器来控制响铃的间隔时间。它们的输出端接入四选一的数字选择器， 数字选 择器输出选中的计数器的信号。当计数器计到 45分或10分或20分钟时开启响铃系统 来报时。数字选择器的控制端用四个四位存放器控制 如图2.3，可事先预置不同的时 间间隔出现的次序。然后依次滚动输出所需的控制信号。首先将打铃的初始时间信号预置到比拟器中，在存放器中存入如表2.4所示代码。当时钟信号与预置的初始信号相同时，打铃，同时开启45进制计数器，计时。此时数字选择器的控

4、制端为00,输出45进制计数器输出的信号。当计时45分钟后，打铃，同 时所有计数器重新计时。存放器的使能端 $S=01如图2.5所示，存放器左滚动，输出 共 14页 第4页下一个代码01.数字选择器输出10进制计数器产生的信号。这样反复重复，当存放器输 出第七个信号也就是最后一个信号后滚动到 11,使能端SoS=O1，再次翻滚到00,重新 循环。此方案所需元器件比方案一少，但只能间隔固定的时间打铃，且各局部间的级联较 复杂。3. 方案二:原理框图如图2.6所示此方案的设计思路是，用两个十六进制比拟器将打铃的初始时间信号和终止时间信号分别与时钟信号做比拟。当初始信号与时钟信号相等时打铃，同时开启

5、1000进制计数器，开始计时，分别在计时 45, 55，100，120，165，175, 220时用这些数字的特征 值控制打铃。当最后一次打铃时，终止时间比拟器控制计数器停止计时。两个比拟器和 计数器的连线图如图2.7所示图2.7方案三主要部件连线图图2.8是初始时间为8: 30,终止时间为12: 10分的计时状态(a)(b)C(d)图2.8初始时间为8: 30,终止时间为12.10的计时状态图三、方案一单元设计：1. 秒脉冲信号发生器秒脉冲信号发生器由555定时器构成，该信号源的参数计算：所以参数设为 Vs=5V F=1Hz R仁47K R2=47k C=10uf, Cf=10pf。用示波器

6、观察发现，用 555信号发生器输出的信号不是标准的数字信号，所以用74132N的施密特触发器对信号进行整合后输出。如图3.1所示。2kQKey=AR350%47kO03 : : _4 了 kffl 1R2 : ._zplOuFC5VVs计R5TDISTBRTPTCON=±1：0pF：CfVCC-OUTGHD555 Timer74132NU1AITVIRTUAL图3.1秒脉冲信号发生器2. 时钟时钟的秒、分用60进制计数器计时，小时用24进制计数器计时。然后将三个计数 器级联，分别译码显示，构成一个秒分时的数字时钟。计数器的 CP由上述脉冲信号发 生器提供，频率为1秒。1)60进制计数

7、器六十进制计数器由两片74LS160十进制计数器构成，采用整体置数法实现。如图3.2 所示。首先将两片计数器以并行方式连成一个一百进制的计数器，即个位的进位输出与 十位的 ET、EP相连。当十位片计数状态为Q3Q2Q1Q0=0110个位片计数状态为Q3Q2Q1Q0=00(时，十位片Q2Q1经与门产生反应清零信号，将两片 74LS190同时置零, 实现六十进制计数。JJL VCC-tnlx-ZA-'4YZE-3&3Y- cm 3Y74LS00NU19A1'74AS21N：258u-e-gffl wft-Oh5A.U18HEX Eq氐NX+99眄T16OHSM1V图3.2六

8、十进制计数器3) 24进制计数器二十四进制计数器由两片74LS160十进制计数器构成，采用整体置数法实现。如图3.3所示。首先将两片计数器以并行方式连成一个一百进制的计数器，当十位片计数状态为Q3Q2Q1Q0=0010个位片计数状态为 Q3Q2Q1Q0=010时，十位片Q1、个位片Q2经G1门产生反应清零信号，将两片74LS190同时置零，实现二十四进制计数。.5"I刈叩:s:liHui?:富IJZD：:74LS160HJ 口 T斗图3.3jiUJAL21''71LS1G0N二十四进制计数器3译码显示电路所有计数器的译码显示均采用 BCD-7段译码器。如图3.4所示，

9、最右端为低位U25DCD_HEX图3.4七段译码器4校时当时钟出现过失时，需要校时，即对时钟信号进行校正。校时系统采用单刀双掷开J6Key = Space图3.5单刀双掷开关关实现，如图3.5所示。单刀接计数器的ET、EP端，双刀的一端接1,另一端接下 一位的进位信号。当拨到接1端时，计数器时钟按照给定的 CP独立计时，实现校正。 当拨到进位信号时，计数器只有在上位计数器进位时计数，实现计时功能。3. 八个时间的存放存放器采用四位双向移位的74LS194存放器。在电路运行之前，先将设置好的8个 固定设定时间置入移位存放器当中如图3.6所示，在电路开始运行后，将数字钟的时、分与预置的打铃时刻在比

10、拟器中进行比拟。假设电子钟的时、分与设定好的时间相等，那么 此时输出一个高电位，驱动蜂鸣器和灯。之后，存放器的数字自动跳转到下一个时间， 等待下一个打铃时刻与数字钟的吻合。首先控制S0S1=11,存放器置数，将事先设定好的数置入存放器中，然后控制 S0S1=00存放器处于保持状态，等待滚动信号的来临。当响铃信号和30秒的特征值信号来临时，S0S仁01存放器滚动到下一个时间点。S0S1的控制如图3.7所示。AB端为三十秒的特征值信号，此信号从C端输出，与D 端得响铃信号相与。然后与 S0S1的共同控制端E相或。即控制端为1时，S0S仁11置 数；控制端为0时，S0S仁00保持，此时假设响铃三十秒

11、，S0S1=01滚动。pPII:2nni1TE4-3I广33JS !n »图3.6八个时间的存放电路U58图3.7 S0S1使能端的级联图四、组装调试记录:在组装和调试的过程中，出现了以下几个主要问题：1. 蜂鸣器只响一秒查找方法：分析级联原理原因：比拟器的输出端直接与移位存放器的左移控制端S1连接。当时钟计时到打铃时刻时，蜂鸣器响，同时，比拟器的输出端的高位信号使存放器左移，打铃时刻跳转 到下一时刻，因此，比拟器输出低电位，那么蜂鸣器只响一秒。改良：为使蜂鸣器的响声持续30秒，利用秒计数器中十位的“ 3的特征信号，使 其与比拟器的输出经过或门后将信号送给存放器左移控制端， 从而到达

12、了蜂鸣器持续发 声30秒。2. 电路开始仿真时，第一个打铃时刻并不是提前预置的第一个时刻查找方法：分部控制、观察。原因：由于分别对S0S1控制，当控制SOS仁11实现置数后，需要把SOS1同时拨 到0,否那么就会出现SOS仁01或S0S1=10的时刻。这样存放器就会左滚动或右滚动一次。改良：将两个控制端合并为一个控制端，减少操作的时间差。3. 在连接两个四位存放器中数码管始终为 0查找方法：首先用数码显示管连到存放器的四个输出端，查看是否能置数，然后再 控制观察是否能滚动。原因：一些连线上的错误。4. 在仿真的过程中还出现，某些器件不工作用示波器挨个查找，软件中毒尝试发现重新复制到一个新的 multisim中，级联不合理等问题。五、课程设计总逻辑原理图：E 订 二三臺!III1六、元器件清单：型号功能备注74132施密特触发器一片CC14585BD