信号测试简介及SPI测试举例推荐课件

1、板级信号测试介绍物联传感 硬件测试部12021/8/22 信号测试简介 SPI举例一一二二22021/8/22一、信号的测试1、信号完整性 现在的高速数字系统的时钟频率可能高达数百兆Hz，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题。破坏了信号完整性将直接导致信号失真、定时错误，以及产生不正确数据、地址和控制信号，从而造成系统误工作甚至导致系统崩溃。因此，信号完整性问题已经越来越引起高速数字电路设计人员的关注。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应

2、时，就出现了信号完整性问题。SI（Signal Integrity）解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。32021/8/222、常见信号质量问题42021/8/2252021/8/2262021/8/226）其他原因72021/8/223、信号测试几种常见类型82021/8/22二、SPI介绍1、定义SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应

3、用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCLK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS（有的SPI接口芯片带有中断信号线INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI）。9

4、2021/8/222、通信原理SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（用于单向传输时，也就是半双工方式）。也是所有基于SPI的设备共有的，它们是SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（片选）。（1）MOSI SPI总线主机输出/ 从机输入（SPI Bus Master Output/Slave Input）；（2）MISO SPI总线主机输入/ 从机输出（SPI Bus Master Input/Slave Output)；（3）SCLK 时钟信号，由主设备产生；（4）CS 从设备使能信号，

5、由主设备控制（Chip select），有的IC此pin脚叫SS。其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。102021/8/22通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCLK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过 SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8/16次时钟信号的改变

6、（上沿和下沿为一次），就可以完成8/16位数据的传输。 在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。数据数据方向和通信速度方向和通信速度 SPI传输串行数据时首先传输最高位。波特率可以高达5Mbps，具体速度大小取决于SPI硬件。二、数据协议SPI接口接口的一个缺点：的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据112021/8/22工作模式SPI有四种工作模式,各个工作模式的不同在于SCLK不同, 具体工作由CPOL,CPHA决定CPOL: (Clock Polarity),时钟极性当CPOL为0时,时钟空闲idle时候的电平是低电平;当CPOL为1时,时钟空闲idle时候的电平是高电平;CPHA:(Clock Phase),时钟相位当CPHA为0时,时钟周期的前一边缘采集数据;当CPHA为1时,时钟周期的后一边缘采集数据;CPOL和CPHA，分别都可以是0或时1，对应的四种组合就是：SPI主模块和与之通信的外设