基于system view的PCM时分复用系统的设计与制作

1、基于system view的PCM时分复用系统的设计与制作前言在通信原理的学习过程中，借助于System View软件，可以形象、直观、方便地进行通信系统仿真设计与仿真分析。引入System View仿真实现PCM通信系统，将带来直观、形象的感受。加深对通信系统的理解。System View主要用于电路与通信系统的设计和仿真。具有良好的交互的界面，通过打开其分析窗口和示波器模拟等方法，为用户提供了一个可视化具体的的仿真过程，其可以实现复杂的模拟、数字及数模混合电路及各种速率系统，并提供了内容丰富的基本库图示和专业库图示。可以快速、有效的建立和修改系统、进行访问与参数的调整，方便地加入注释。用户

2、在进行通信系统的设计时，仅仅只需要从System view配置的图示库中调出有关图示并进行所要求的参数设置，完成图示间的各项连线，然后运行仿真操作，System View最终以时域波形、眼图、功率谱等形式给出系统的仿真分析的详细结果。System View被广泛的应用在通信的设计与仿真中，通过相应的设计与仿真将展示PCM通信系统实现的设计思路及具体过程，并对仿真结果加以进行分析。1 PCM通信系统PCM通信系统包括对信号的抽样、PCM编码（包括量化、非均匀量化编码）、调制、通道编码以及通过传输后在接收端进行的信道译码、解调、译码。PCM，中文名称为脉码调制,60年代它就开始应用在市内电话网来扩

3、充信道的容量，它的应用使已有音频电缆的大部分芯线的信道传输容量扩大了二十四至四十八倍。它由A.里弗斯在1937年时提出的，它为数字通信奠定了坚实的基础，到70年代的中、末期，世界各个国家相继把脉码调制成功地应用于卫星通信、同轴电缆通信和光纤通信等中、大容量传输系统。到80年代初，脉码调制已用于大容量干线传输和市话中继传输以及数字程控交换机，并在用户话机中采用此种技术。PCM通信系统的主要优点有：传输性能比较稳定、远距离信号再生中继时噪声不会出现累积、抗干扰性能力强，而且还可以使用保密编码、纠错编码和压缩编码等来提高系统的可靠性、保密性、有效性等。1.1 PCM的时分复用相对于模拟通信来说，要实

4、现数字通信必须要有同步技术或称为定时，它包括时钟同步(也称位同步)和帧同步，这是数字通信系统的一个重要特征。PCM的时分复用包括帧同步和位同步两个模块实现。位同步是为了达到收、发端频率同频、同相，在设计传输码型时，一般要考虑传输的码型中应含有发送端的时钟频率成分。这样，接收端从接收到的经过复用的码元信号中提取出发端时钟频率来进而得到同频、同相的收端时钟，就可以做到位同步；位同步是最基本的同步，是实现帧同步的前提，位同步的基本含义是收、发两端的时钟频率必须同频、同相，这样接收端才能正确接收和判决发送端送来的每一个码元。帧同步是为了保证收、发对应的话路在时间上保持一致，这样接收端就能正确接收发送端

5、送来的每一个话路信号，当然这必须是在位同步的前提下实现。为了建立收、发系统的帧同步，需要在每一帧(或几帧)中的固定位置插入具有特定码型的帧同步码。这样，只要收端能正确识别出这些帧同步码，就能正确辨别出每一帧的首尾，从而能正确区分出发端送来的各路信号。时分复用是建立在抽样定理基础上的。这样，当抽样脉冲占据较短时间时，在抽样脉冲之间就留出了时间空隙，利用这种空隙便可以传输其他信号的抽样值。因此，这就有可能沿一条通道同时传送若干个基带信号。 时分复用技术，它可以在同一个通道上传输多路信号。定义是将不同的信号相互交织在不同的时间段内，沿着同一个信号传输；在接收端再运用相对应的某种方法，将各个时间段内的

6、信号提取出来还原成原始信号的通信技术。这种技术的抽样定理使连续(模拟)的基带信号有可能被在时间上离散出现的抽样脉冲值所代替。时分复用是无论帧或时隙都是互不重叠的情况下，把时间分割成周期性的帧，每一帧再分割成若干个时隙，然后根据一定的时隙分配原则，使各个发信端在每帧内只能按指定的时隙向收信设备发送信号，如果能够达到位同步和帧同步。收信端可以分别在各时隙中接收到各发信端发送的信号而不会受到其他信息的干扰。同时，发信端发向多个收信端的信号都按一定的顺序安排。在彼此约定好的时间间隙来传输信息，各收信端只要在指定的时隙内接收，就能在合路的信号中把发给它的信号区分出来.。1.2 PCM的E1标准E1标准就

7、是利用时分复用技术将许多路的PCM信号装成时分复用帧后，再送往信道上一帧接一帧地传输。E1标准在南美、中国、欧洲国家使用。E1标准规定每125s为一个时间片，每个时间片分为32个通道或时隙），每个时隙的容量为8bit。通道0只用于同步，通道16仅仅用于信道信令，其他30个通道用于传输30路PCM语音数据。E1的数据率表示为：(32×8bit)/125s=2.048Mb/s 如果对E1进一步复用，还可构成E2到E5等高层次群。E5可承载7680个话路，数据传输速率可达到约为565Mb/s。此速率是相当快的了。1.3 PCM的特点PCM可以面向向用户提供多种多样的业务，不仅可以提供从2M

8、到155M速率的数字数据专线业务，还可以提供远程教学、图像传送、话音等其他业务。它尤其适用于对数据传输速率要求较高，需要更高带宽的用户使用。PCM线路的特点有：PCM线路可以提供很高的带宽，满足用户的大数据量的传输。通过SDH设备进行网络传输，线路协议十分简单。支持从 2M开始的各种速率,最高可达155M的速率。界面非常丰富便于用户连接内部的网络。可以承载更多的数据传输业务。线路使用费用相对便宜，能够提供较大的带宽1.4 PCM的仿真实现软件System view是一种通信领域的可视化软件工具，由美国ELANIX公司推出。System view是基于windows环境下运行的用于系统仿真分析的

9、软件，它使用的是功能模块来描述程序。用户通过利用System view，可以构造各种复杂的系统，比如：模拟、数字、数模混合系统和各种多速率系统等，因此，System view非常适合于应用各种线性或非线性控制系统的设计与仿真。1.4.1 System View 的特点System View的库资源相当的丰富，这些库里的器件都特别适合于现代通信系统的设计、仿真和方案论证，尤其适合于无绳电话、卫星通讯、寻呼机、无线电话、调制解调器等通信系统；它不仅包括各种图示的基本库及专业库，基本库中包括多种多样的信号源、加法器、接收器、各种函数运算器、乘法器、积分器、微分器等；专业库有通讯、逻辑、射频/模拟、数

10、字信号处理等；并可进行各种系统频域和时域的具体分析、谱分析，及对各种逻辑电路、射频/模拟电路（包括RLC电路、混合器、放大器、运放电路等）进行理论分析和失真分析。System View还能自动执行系统的连接检查，详细具体的给出连接错误的信息或尚悬空的待连接端的信息，及时通知用户连接出错并通过显示指出相对应的出错的图示。这个特点对用户进行系统的诊断是十分有效的。System View的另一重要特点是它可以从不同方式、以各种不同角度，按所需的要求设计多种多样的滤波器，并可自动完成滤波器各指标比如根轨迹图、幅频特性（伯特图）、传递函数等之间转换。在系统设计和仿真分析方面，System View还提供

11、了一个相对真实而灵活的波形窗口了提供给用户来检查和分析系统的各个过程的具体的时域或频域的波形。在观察窗口内，可以通过鼠标方便地控制内部数据的图形滚动、缩小、放大等处理。另外，观察窗口中还带有一个功能强大的“接收计算器”，它可以很好的完成对仿真运行结果的各种谱分析、运算、滤波。1.4.2 System View 的应用领域System View 是一个用于现代工程与科学系统设计及仿真的动态系统分析平台。从滤波器设计、信号处理、完整通信系统的设计与仿真，直到一般的系统数学模型建立等各个领域，System View 在友好而且功能齐全的窗口环境下，为用户提供了一个精密的嵌入式分析工具。System

12、View具有与外部档的界面，可直接获得并处理输入/输出数据。提供了与编程语言VC+或仿真工具Matlab的界面，可以很方便的调用其函数。还具备与硬件设计的界面：与Xilinx公司的软件Core Generator配套，可以将System View系统中的部分器件生成下载FPGA芯片所需的数据档；另外，System View还有与DSP芯片设计的界面，可以将其DSP库中的部分器件生成DSP芯片编程的C语言源代码。1.4.3 System View 进行通信仿真的优点用户不需要为通信系统的各个模块进行详细的建模。System View把一些最常需要用到的功能模块进行了完整的封装，比如：一些基本的通

13、道模型、编译码模型、常用的滤波器以及基本的调制和解调模型等。用户在运用System View进行设计通信系统时，只需要根据自己的需要对参数进行某项设定就行。System View采用的基于组织构图的设计方式，用户只需利用图符和子系统对象的没有限制的封层结构功能就可以很方便的快捷的建立复杂的通信系统。可以对具有多种数据采样率输入的系统进行合并在一起。这样能够满足通信系统中高频和低频部分的设计。扩展性能强。System View允许工程设计人员插入自己用其他语言编写的用户代码模块。比提供与其他软件工具的界面。包含强有力的DSP和FPGA模块。可对复杂系统进行建模。2 PCM通信系统仿真设计2.1

14、PCM通信系统设计原理本设计采用的设计思路是：两路信号分别经过各自进行PCM编码（抽样、量化、编码），由于PCM编码输出是并行信号，所以必须经过并串转换变成串行信号然后通过复用，经过调制，进入加有高斯噪声的通道，通过解调、分路，由于分路出的信号是串行的，D/A输入是并行数据，所以必须通过串并变换电路，然后译码、D/A之后经过低通滤波器后，输出原始各自的信号。设计原理图如下图2-1所示。模拟信源1模拟信源2 抽样 抽样 量化 量化 编码 编码并/串转换并/串转换复用调制信道 噪声解调分路串/并转换串/并转换解码解码D/AD/A 低通 低通模拟输出1模拟输出2 2-1 PCM通信系统的原理模型2.

15、2 PCM通信系统的仿真设计PCM通信系统的仿真设计是运用System View软件，根据PCM通信系统的原理模型，以及相关知识进行设计的。具体设计图如下图2-2所示。2-2基于System view的PCM通信系统仿真设计两路信号分别经过各自的低通滤波器然后进入编码子系统进行PCM编码和数字复接，形成三合一波形后经过加有高斯噪声的信道后，分别经过帧同步子系统和位同步子系统，进行时分复用的时隙分配。经过单稳多谐振荡器和串并变换器等一系列的处理，最后分出两路时隙供两路信号传输，完成数字分接。然后经过串并变换和锁存器进入各自的译码模块，经过数模变换、解扩和低通滤波器完成信号的恢复2.3 仿真设计图

16、符参数设置表2-1 仿真设计图符参数设置符号名称参数设置143sinusoidAmp=1V Frequency=3e+3 Phase=0deg144Gaussian noiseStd Deviation=1v Mean=0291 292DelayDelay=154e-6229 227Butterworth Lowpass IIROperator: Linear Sys Butterworth Lowpass IIR3 Poles Fc = 3e+3 Hz Quant Bits = NoneInit Cndtn = Transient DSP Mode Disabled237Gauss Nois

17、eStd Dev = 1e-3 v Mean = 0 v244编码子系统Auto-Linked236AdderNon Parametric Inputs from 237 270 in m244Outputs to 80 in m286 90 129 215 in m287287位同步子系统Auto-Linked98CustomSource: No. of Assigned Outputs = 2Algebra p(0)=0p(1)=1107CustomSource: No. of Assigned Outputs = 2Algebra p(0)=0p(1)=197FF-D-1Logic: G

18、ate Delay = 0 secThreshold = 500e-3 v True Output = 1 vFalse Output = 0 v Rise Time = 0 secFall Time = 0 sec Set* = t98 Output 1Data = t91 Output 0 Clock = t103 Output 0Clear* = t98 Output 1 Output 0 = Q t99 t106106Shft-8inLogic: Gate Delay = 0 sec Threshold = 500e-3 vTrue Output = 1 v False Output

19、= 0 vRise Time = 0 sec Fall Time = 0 secInput A = t97 Output 0 Input B = t107 Output 1Clock = t103 Output 0 MR* = t107 Output 1Output 0 = Q-0 Output 1 = Q-1127One ShotGate Delay = 0 Threshold = 500e-3 v True Output = 1 vFalse Output = 0 v Pulse Width = 15e-6 secRise Time = 0 sec Fall Time = 0 sec In

20、put A* = t128 Output Input B = t106 Output 7 Clear* = t128 Output 1 Output 0 = Q t131 Output 1 = Q*120Latch-8TLogic: Gate Delay = 0 sec Threshold = 500e-3 vTrue Output = 1 v False Output = 0 vRise Time = 0 sec Fall Time = 0 secData D-0 = t90 Output 7 Data D-1 = t90 Output 6Data D-2 = t90 Output 5 Da

21、ta D-3 = t90 Output 4Data D-4 = t90 Output 3 Data D-5 = t90 Output 2Data D-6 = t90 Output 1 Data D-7 = t90 Output 0L-Enable = t106 Output 7 Output 0 = Q-0 t222Output 1 = Q-1 t222 Output 2 = Q-2 t222Output 3 = Q-3 t222 Output 4 = Q-4 t222Output 5 = Q-5 t222 Output 6 = Q-6 t222Output 7 = Q-7 t2223 信号源

22、模块以及编码模块的设计3.1 信号源模块的设计 PCM的信号源模块主要由信号源发生器、低通滤波器、延时器组成实现模型见图：3-1图3-1 信号源模块 本设计采用的是两路信号的时分复用系统。信号源为两路信号，一路是频率为3000HZ的正弦信号。另一路为高斯信号。信号经过低通滤波器后，通过延时得到编码模块的输入信号。 PCM的信号源模块组件功能实现:1,信号发生器：产生稳定的信号输入。2,，低通滤波器：为实现信号的语音特性，考虑到滤波器在通带和阻带之间的过渡，采用低通滤波器，而没有设计带通滤波器。采用巴特沃兹低通滤波器，因其具有通带内最大平坦的振幅特性，且随频率的增加单调减少。3，延时器：信号源发

23、生器在刚开始产生波形时，有一个过渡的过程。加入其使稳定的波形输入PCM编码模块。3.2 编码模块的设计PCM编码原理：脉冲编码调制(pulse code modulation，PCM)是最早研制成功、使用最为广泛的编码系统。它是在概念上最简单、在理论上最完善的编码系统。与此同时也是数据量最大的编码系统。PCM的编码原理理解起来也很直观和简单，下图为PCM系统的原理框图如图3-2：m(t ) 抽样 量化 编码 信道解码 低通滤波m(t )图3-2 PCM编码原理图中，输入的模拟信号m(t)经抽样、量化、编码后变成了数字信号(PCM信号)，经信道传输到接收端，由译码器恢复出抽样值序列，再由低通滤波

24、器滤出模拟基带信号m(t)。通常，将量化与编码的组合称为模/数变换器或者是A/D转换器；而译码与低通滤波的组合称为数/模变换器或者是D/A转换器。模/数变换器或者是A/D转换器完成由模拟信号到数字信号的变换，数/模变换器或者是D/A转换器完成数字信号到模拟信号的变换。PCM在通信系统中主要用来完成将语音信号转换为数字信号的功能，它的实现主要包括以下三个步骤完成：抽样、量化、编码。它们分别完成时间上离散、幅度上离散、及量化信号的二进制表示。根据CCITT的建议，为了改善小信号的量化性能，我国采用压扩和非均匀量化，CCITT有两种建议方式，分别为A律和律方式，我国采用了A律方式，由于A律压缩实现复

25、杂，常使用 13 折线法编码,采用非均匀量化PCM编码。抽样，就是对模拟信号进行周期性的连续的扫描，把在时间上连续的信号变成时间上离散的信号。但是该模拟信号经过抽样后还应当包含原信号中所有的信息，也就是说要实现无失真的恢复原模拟信号。它的抽样速率的下限是由抽样定理来确定的。量化，就是把经过抽样得到的瞬时值将其幅度离散，也就是说用一组规定的电平，把瞬时抽样值用最接近的电平值来表达。仅仅从数学上来看，量化就是把一个连续幅度值的无限数集合映射成一个离散幅度值的有限数集合。一个模拟信号经过抽样量化后，得到已量化的脉冲幅度调制信号，它仅为有限个数值。模拟信号的量化分为均匀量化和非均匀量化。 均匀量化：用

26、这种方法量化输入信号时，无论对大的输入信号还是小的输入信号一律都采用相同的量化间隔。为了适应幅度大的输入信号，同时又要满足精度要求，就需要增加样本的位数。但是，对话音信号来说，大信号出现的机会并不多，增加的样本位数就没有充分利用。为了克服这个不足，就出现了非均匀量化的方法。非均匀量化：非均匀量化是根据信号的不同区间来确定量化间隔的。对于信号取值小的区间，其量化间隔也小；反之，量化间隔就大。它与均匀量化相比，有两个突出的优点。首先，当输入量化器的信号具有非均匀分布的概率密度（实际中常常是这样）时，非均匀量化器的输出端可以得到较高的平均信号量化噪声功率比；其次，非均匀量化时，量化噪声功率的均方根值

27、基本上与信号抽样值成比例。因此量化噪声对大、小信号的影响大致相同，即改善了小信号时的量化信噪比。实际中，非均匀量化的实际方法通常是将抽样值通过压缩再进行均匀量化。通常使用的压缩器中，大多采用对数式压缩。广泛采用的两种对数压缩律是压缩律和A压缩律。美国采用压缩律，我国和欧洲各国均采用A压缩律。这样，它基本上保持了连续压扩特性曲线的优点，又便于用数字电路实现，本设计中所用到的PCM编码正是采用这种压扩特性来进行编码的。编码就是把量化后的信号变换成代码，其相反的过程称为译码。当然，这里的编码和解码与差错控制编码和解码是完全不同的，前者是属于信源编码的范畴。在现有的编码方法中，若按编码的速度来分，大致

28、可分为两大类：低速编码和高速编码。通信中一般都采用第二类。编码器的种类大体上可以归结为三类：逐次比较型、折叠级联型、混合型。在逐次比较型编码方式中，无论采用几位码，一般均按极性码、段落码、段内码的顺序排列。在13折线法中，无论输入信号是正是负，均按8段折线（8个段落）进行编码。若用8位折叠二进制码来表示输入信号的抽样量化值，其中用第一位表示量化值的极性，其余七位（第二位至第八位）则表示抽样量化值的绝对大小。具体的做法是：用第二至第四位表示段落码，它的8种可能状态来分别代表8个段落的起点电平。其他四位表示段内码，它的16种可能状态来分别代表每一段落的16个均匀划分的量化级。这样处理的结果，8个段

29、落被划分成27128个量化级。3.3 编码模块的仿真设计 PCM的编码器模块组建功能实现：瞬时压缩器：使用我国先采用的A律压缩，注意在译码时也应采用A律解压。提高小信号的信噪比。A/D转换器：完成经过瞬时压缩后信号时间及幅度的离散。数据选择器：完成A/D转换后的数据的并串转换。具体设计如图33。 图3-3 编码模块的设计两路信号进入PCM的编码器模块，由于PCM量化采用非均匀量化，还要使用瞬时压缩器实现A率压缩后再进行均匀量化，A/D转换器完成采样及量化，由于A/D转换器的输出是并行数据，必须通过数据选择器完成并串转换换成串行数据。用脉冲发生器产生1KHZ的方波信号，经过4、8、16分频后输入

30、数据选择器248的地址输入端，运用巴克码11110010作为数据选择器的数据输入端。产生帧同步信号。相同的道理，运用数据选择器257、258分别产生第一路和第二路PCM信号。然后用第一路和第二路PCM信号加上帧同步信号作为数据选择器263的数据输入端产生三合一波形。压缩器输出波形如图3-4，3-5所示：图3-4 压缩信号1 图3-5 压缩信号2编码输出信号如图3-6，3-7，3-8所示：图3-6 第一路PCM信号 图3-7 第二路PCM信号图3-8 合路信号3.4 编码图符参数设置表3-1 编码图符参数符号名称参数设置252CustomSource: No. of Assigned Outpu

31、ts = 2Algebra p(0)=0p(1)=1204 205FF-D-1Logic: Gate Delay = 0 secThreshold = 500e-3 v True Output = 1 vFalse Output = 0 v Rise Time = 0 secFall Time = 0 sec Set* = t98 Output 1Data = t91 Output 0 Clock = t103 Output 0Clear* = t98 Output 1 Output 0 = Q t99 t106254InvertLogic: Gate Delay = 0 secThresho

32、ld = 500e-3 v True Output = 1 vFalse Output = 0 v Rise Time = 0 secFall Time = 0 sec248Mux-D-8Logic: Gate Delay = 0 sec Threshold = 500e-3 vTrue Output = 1 v False Output = 0 vRise Time = 0 sec Fall Time = 0 secS-0 = t254 Output 0 S-1 = t255 Output 0S-2 = t256 Output 0 I-0 = t251 Output 0I-1 = t251

33、Output 1 I-2 = t251 Output 2I-3 = t251 Output 3 I-4 = t251 Output 4I-5 = t251 Output 5 I-6 = t251 Output 6I-7 = t251 Output 7 Enable* = t252 Output 0Output 0 = Z t269 t263 Output 1 = Z*278CompanderComm: A-Law Max Input = ±1276ADCLogic: Two's ComplementGate Delay = 0 sec Threshold = 500e-3 v

34、True Output = 1 v False Output = 0 vNo. Bits = 8 Min Input = -1.28 vMax Input = 1.27 v Rise Time = 0 secAnalog = t278 Output 0 Clock = t256 Output 0Output 0 = Q-0 t257 Output 1 = Q-1 t257Output 2 = Q-2 t257 Output 3 = Q-3 t257Output 4 = Q-4 t257 Output 5 = Q-5 t257Output 6 = Q-6 t257 Output 7 = Q-7

35、t257Output 8 = Q-8 Output 9 = Q-9Output 10 = Q-10 Output 11 = Q-11Output 12 = Q-12 Output 13 = Q-13Output 14 = Q-14 Output 15 = Q-154 时分复用模块与译码模块4.1 时分复用原理时分复用技术可以在同一个通道上传输多路信号。它的定义是在发送端将不同的信号相互交织在不同的时间段内，沿着同一个信号传输；而在接收端再用某种方法，将各个时间段内的信号提取出来还原成原始信号的通信技术。抽样定理使连续(模拟)的基带信号有可能被在时间上离散出现的抽样脉冲值所代替。时分复用是建立在

36、抽样定理基础上的。这样，当抽样脉冲占据较短时间时，在抽样脉冲之间就留出了时间空隙，利用这种空隙便可以传输其他信号的抽样值。因此，这就有可能沿一条通道同时传送若干个基带信号。 时分复用设备主要有复接器和分接器组成，其中复接器完成时分复用功能，分接器完成解时分复用功能。时分复用就是将抽样周期分为若干时隙，各路信号的抽样值编码按一定的顺序占用某一时隙，用一个通道传输多路数字信号，即一个物理通道分为多个逻辑通道。在现代交换机之间往往采用数字中继传输方式，将多路信号复接为一个基群，如我国采用的E制：基群传输速率为2048Kb/s。原理如图4-1示。外部时钟 定时码速调整复接语音信号支路合路同步 定时分接

37、复原数字语音信号支路数字复接器分接器图4-1 时分复用系统原理4.2 位同步模块位同步，或称码元同步。它是指在数字通信系统中，信号的发送设备按照确定的时间顺序，逐个传输数字脉冲序列中的每个码元。由于在接收端必须有准确的抽样判决时刻才能正确判决所发送的码元，因此，接收端必须提供一个确定抽样判决时刻的定时脉冲序列。这个定时脉冲序列的重复频率必须与发送的数码脉冲序列一致，同时在最佳相位时刻（或称为最佳判决时刻）对接收码元进行抽样判决。此时在接收端产生这样的定时脉冲序列。位同步仿真实现如图4-2所示。图4-2 位同步模块仿真实现本设计采用数字锁相环法提取位同步信号。接收码元的相位通过从基带信号的过零点

38、提取（它代表码元的起始时刻），而对数字信号进行微分就可以获得过零点的信息，由于数字信号的过零方向有正有负（即有“0”变到“1”和“1”变到“0”），因此微分再整流，就可以获得接收码元所有的过零点的信息，得到接收码元的相位后，在将它加到相位比较器去进行比较。将接收码元的宽度分为两个区，前半码元称为滞后区，即若位同步脉冲波形落入此区，表示位同步脉冲的相位滞后于接收码元的相位，后半码元称为超前区当位同步脉冲位于超前区时，接收码元经微分整流，并经单稳多谐振荡器85电路后产生的波形和分频器的输出波形使与门93有输出，该输出经过单稳多谐振荡器204产生一超前脉冲。若位同步脉冲落入滞后区，分频器输出波形与与

39、门206经过单稳多谐振荡器产生一滞后脉冲。这样，无论位同步脉冲超前或滞后，都会分别送出超前或滞后脉冲加于分频器的脉冲进行扣除或附加，因而达到相位调整的目的。PCM的位同步模块器件功能实现：鉴相器（微分器和整流器）：通过微分和整流获得接收码元所有的过零点信息，得到接收码元的相位。单位多谐振荡器：根据信息产生方波。位同步子系统输出信号如图4-3所示。 图4-3 位同步子系统输出信号4.3 帧同步模块帧同步模块的功能实现：4位计数器：进行帧同步检测信号时，进行相应的移位检测。8位锁存器：进行数据的锁存，延时。模拟比较器：进行相位的比较，检测帧同步信号是否同步。单稳多谐振荡器：根据输入信息产生相应的信

40、号波形。反相器：进行信号的反相、放大、延时。与门：进行两输入信号的与运算。 仿真实现如图4-4所示。图4-4 帧同步模块的仿真实现帧同步子系统输出信号如图4-5所示：图4-5 帧同步子系统输出信号时分复用模块输出的各路时隙信号如图4-6，4-7所示：图4-6 第一路信号时隙 图4-7 第二路信号时隙4.4 PCM的译码器模块 PCM的译码器模块的功能实现：锁存器：经过串并转换后的串行数字语音信号，每8bit为一个数据帧，必须经过锁存才可以将数据并行送至D/A转换器。锁存器的使能端的时序控制应该与采样时钟一致，由于系统存在时延，在使能端通过设置初始相位解决后，送至D/A转换器中。瞬时扩张器：实现

41、与瞬时压缩器相反的功能，由于采用A律压缩，扩张也必须采用A律瞬时扩张器。低通滤波器：由于采用脉冲不可能是理想冲击函数会引起孔径失真，量化时也会带来量化噪声，及信号再生时引入的定时抖动失真，需要对再生信号进行幅度及相位的补偿，同时滤除高频分量，在这里使用与编码模块中相同的低通滤波器。具体实现见图4-8。图4-8 译码设计模块信号经过分接分成两路信号，经过各自的锁存器，然后通过D/A转换,再经过瞬时扩展器，（此处必须采用与编码模块相对应的解扩方式），经过低通滤波器（此处的低通滤波器为减少信号失真采用与编码模块的一样的滤波器）输出信号。扩展信号输出如图4-9，4-10所示。图4-9 扩展信号1图4-

42、10 扩展信号24.5 时分复用模块及译码模块的图符参数设置表4-2 时分复用模块及译码模块的图符参数符号名称参数设置83Derivative Token Parameters: Operator: Gain = 100e-9 84Rectify Token Parameters: Function: Zero Point = 0 v93AND Token Parameters: Logic: Gate Delay = 0 sec Threshold = 500e-3 v True Output = 1 v False Output = 0 v Rise Time = 0 sec Fall T

43、ime = 0 sec204 One Shot Token Parameters: Logic: Gate Delay = 0 sec Threshold = 500e-3 v True Output = 1 v False Output = 0 v Pulse Width = 100e-9 sec Rise Time = 0 sec Fall Time = 0 sec Input A* = t213 Output 0 Input B = t93 Output 0 Clear* = t213 Output 1 208 Invert Token Parameters: Logic: Gate D

44、elay = 0 sec Threshold = 500e-3 v True Output = 1 v False Output = 0 v Rise Time = 0 sec Fall Time = 0 sec87 Pulse Train Token Parameters: Source: Amp = 1 v Freq = 5e+6 Hz PulseW = 50e-9 sec Offset = 0 v Phase = 0 deg211OR Token Parameters: Logic: Gate Delay = 0 sec Threshold = 500e-3 v True Output

45、= 1 v False Output = 0 v Rise Time = 0 sec Fall Time = 0 sec68 Cntr-4Token Parameters: Logic: Gate Delay = 0 sec Threshold = 500e-3 v True Output = 1 v False Output = 0 v Rise Time = 0 sec Fall Time = 0 sec P-Enable* = t70 Output 1 CEP = t70 Output 1 CET = t70 Output 1 Clock = t81 Output 0 MR* = t73

46、 Output 0 Input P-0 = None Input P-1 = None Input P-2 = None Input P-3 = None Output 0 = Q-0 Output 1 = Q-1 Output 2 = Q-2 Output 3 = Q-3 t72 t74 Output 4 = T-Count 44 Shft-8inToken Parameters: Logic: Gate Delay = 0 sec Threshold = 500e-3 v True Output = 1 v False Output = 0 v Rise Time = 0 sec Fall

47、 Time = 0 sec Input A = t80 Output 0 Input B = t45 Output 0 Clock = t81 Output 0 MR* = t45 Output 0 Output 0 = Q-0 t47 50 AnaCmpToken Parameters: Logic: Gate Delay = 0 sec True Output = 1 v False Output = 0 v Input+ = t46 Output 0 Input- = t52 Output 0 Output 0 = Q t53 t60 Output 1 = Q* 46Non Parame

48、tric Token Parameters: Adder: Inputs from 44 44 47 48 49 Outputs to 5074NAND Toke Logic: Gate Delay = 0 sec Threshold = 500e-3 v True Output = 1 v False Output = 0 v Rise Time = 0 sec Fall Time = 0 sec67NAND Token Parameters: Logic: Gate Delay = 0 sec Threshold = 500e-3 v True Output = 1 v False Output = 0 v Rise Time = 0 sec Fall Time = 0 sec 56Latch SR Logic: Gate Delay = 0 sec