数字逻辑电路专题实验_第1页
数字逻辑电路专题实验_第2页
数字逻辑电路专题实验_第3页
数字逻辑电路专题实验_第4页
数字逻辑电路专题实验_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字逻辑电路专题实验(EDA)实验报告姓 名 沈云杰、俞乐晨 班 级 软件84 学 号 08161092、08101036 指导老师 张琴、毛文林完成日期 2010.7.6一、 实验目的:1. 掌握密码锁的基本原理2. 掌握显示译码器的实现方法3. 掌握数字电路的设计方法4. 学习运用中规模器件来构建数字电路二、 实验要求:1. 数据输入:有一个键盘用于输入数值。2. 密码清除:按下特定按钮后,密码恢复为初始值。3. 保存密码:当在开锁状态下,可通过键盘输入密码 。4. 开锁:当输入密码与系统密码吻合时,电锁打开(即LED 灯亮)否则,电锁不打开。5. 上锁:第一次开机后设置完密码后,即自动上

2、锁。 三、 功能简述按钮列表如下:A0,A1,A2,A3四个数据输入按钮,用于确定输入的十六进制数。Load,输入按钮,用于将上述四个数据输入按钮确定的数输入系统,为脉冲信号。Check,功能选择按钮,按下时密码锁进入密码校验状态,松开且门锁打开时密码锁进入密码设定状态,松开且门锁未打开时密码锁维持工作状态。为电平信号。Clear,清零按钮,用于将密码锁的密码重置为初始密码0000,为电平信号。Open,开机按钮,表示密码锁接通电源开始工作,为脉冲信号。基本功能如下:密码设定功能:初始密码0000。当密码锁开启后,将Check键置于Set位置,后在A0,A1,A2,A3上设定新的密码值。每次输

3、入一位十六进制数,一共输入四次完成。每位数的数值在A0,A1,A2,A3上设定好后按Load键输入。上锁功能(基本功能):密码设定后,用户通过将Check键置于Check位置,开始密码的匹配。每次输入一位,四位全部输入完后,显示匹配结果。如果用户输入的四位十六进制数与密码锁内存储的密码相匹配,则门锁打开,反之,则不打开门锁,并显示错误信号(LED灯亮)。四、 实验原理:1. 密码设置模块当该密码锁开机时,会自动将密码设置为初始密码0000。以后,如要修改密码,必须在门锁打开的前提下,此时,将Check置于Set位置,使check为0, 该模块即开始工作。该模块通过A0,A1,A2,A3,四个输

4、入端进行新密码的输入,每次输一位。这四位二进制数代表一个十六进制数。当四位数据位都设定好之后,用户按下Load键,load上产生了一个脉冲信号,寄存器打开,这个数就被输入到电路中。一共要输入四次,来完成四位十六进制密码的输入。这四位十六进制密码被保存在四个带清除端的四D型触发器74LS175中。在这里,我们通过一个四进制格雷码计数器和一个2-4译码器74LS139来选片,决定这四位数据输入到哪一个74LS175中。2. 密码校验模块密码校验模块是本系统的核心模块,它控制着锁的开启和关闭。当用户将Check键置于Check位置,check为1本模块就开始工作。输入的过程和前一个模块一样,通过A0

5、,A1,A2,A3,四个输入端进行新密码的输入,每次输一位。这四位二进制数代表一个十六进制数。当四位数据位都设定好之后,用户按下Load键,load上产生了一个脉冲信号,寄存器打开,这个数就被输入,暂时存储于一个74LS175中,之后就进行比较(每输入一位就比较一位),比较我们使用74LS85来完成。3. 实验结果(电路图、仿真波形以及说明):1、 小时计数器 电路 仿真波形 小时计数:当个位数为09时,十位分别是1和2,当计数到23时时,归入0时计数。2、 分计数器电路仿真波形 分计数器:从00开始计数直到59分,小时数加1,分计数器归零,继续计数。3、 秒计数器 电路 仿真波形秒计数器:从

6、00开始计数直到59秒,分钟数加1,秒计数器归零,继续计数。 4、整点报时电路 电路 仿真波形整点报时电路:就是在整点前10s时,整点报时电路输出为高电平(或低电路),驱动蜂鸣电路工作,当时间到整点时蜂鸣电路停止工作。当时间为59分50秒到59分59秒期间与非门输出低电平,用与非门的输出驱动蜂鸣器蜂鸣,当到整点时蜂鸣结束。5、数字钟顶层设计及仿真电路 仿真波形 数字钟顶层:当计数到23时59分50秒时,整点报时电路开始工作。当到达23时59分59秒后,时分秒全部从零开始计数。五实验总结与心得通过本次试验使我掌握了密码锁的设计原理以及数字电路的基本步骤。增强了对数字逻辑电路的理解。我们通过ASM图确定了基本的工作流程,之后就分模块设计。虽然最后我们的电路有些不太符合现实的使用习惯,但基本功能还是实现了,总结了以下几点心得。1. ASM图是核心,应围绕设计ASM图来进行前期的规划。2. 涉及模块时应特别注意尖峰电流脉冲造成的影响,本次实验中我们在这上面耗费了大量时间,由于是第一次设计,经验不足,结果为其所困扰。3. 应注意时间脉冲的设计,它的时延对电路会造成很大的影响,尤其是涉及高速电路时。4. 应注意电路是否进入了噪声区,这点在电路图上无法发现,必须依靠时间图。5. 设计前应彻查资料,了解一下成熟的设计,以方便借鉴。本次我们准备不足,在实现时基本靠自

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论