数字逻辑第7章PPT课件

1、存储器的存储媒介有多种，应用范围也非常广泛。存储器的存储媒介有多种，应用范围也非常广泛。软磁盘软磁盘磁带磁带硬盘硬盘内存条内存条光盘光盘优盘优盘数码相机用数码相机用SM卡卡第1页/共40页RAMMOSS 静态半导体存储器取分）（按正常工作时信息存RAM 随机存取存储器ROM 只读存储器可读可写只读不写RAMMOSD 动态（按可否编程分）ROM固定不可编程PROM储器读存程只可编EPROM储器只读存可编程可擦除 可编程修改。只能读出，不能随时被数据正常工作时，存储器的容。法改变它里面的内已写好的，用户无存储内容是出厂时能被写入一次。变，也就是它只写入后就无法改户写入，但一经存储内容可由用读出数据

2、。下只能下进行，正常工作情况的条件擦除和改写只能在特定过这种可以被擦除后改写，不，而且存储内容不仅可以写入读出又能写入数据。据的存储器。既能单元存入或取出数能够选择任一存储”。”和“储数据“的两种稳态来存触发器，利用它存储元件是一个10“刷新”。据，这一充电过程成为才能保存原数时钟的控制下重复充电掉，所以要在容上的电荷会慢慢的漏”。由于电”和“电荷来存储数据“利用它所充的存储元件是一个电容，10第2页/共40页n存储容量存储容量存储器包含基本存储单元的总数。一个基本存储单元能存储存储器包含基本存储单元的总数。一个基本存储单元能存储位位(Bit)(Bit)的信息，即一个的信息，即一个0或一个或一

3、个1。 存储器的读写操作是以存储器的读写操作是以字字为单位的，每一个字可包含多个位。为单位的，每一个字可包含多个位。例如：例如： )( 8192 )( 8 1K 位位容量字数字数：102421K10字长字长：每次可以读：每次可以读( (写写) )二值码的个数二值码的个数总容量总容量n存取速度存取速度反映存储器的工作速度，通常用读反映存储器的工作速度，通常用读( (或写或写) )周期来描述。周期来描述。半导体存储器的主要技术指标半导体存储器的主要技术指标第3页/共40页一、掩模只读存储器（又称固定ROM）特点：特点：出厂时已经固定，用户不能不能更改，适合大量生产出厂时已经固定，用户不能不能更改，

4、适合大量生产;结结构简单，便宜，非易失性。构简单，便宜，非易失性。1. ROM的构成的构成只读存储器只读存储器ROM字线字线容量容量=字线字线位线位线位线位线第4页/共40页二、举例第5页/共40页地 址数 据A1A0D3D2D1D0000101011011100100111110A0An-1W0W(2n-1)D0Dm第6页/共40页n存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0”n存储器的容量：“字数 x 位数”第7页/共40页可编程ROM（PROM）总体结构与掩模ROM一样，但存储单元不同写是一次性编程，不能改！编程时将不用的熔断有出厂时，每个结点上都

5、熔丝由易熔合金制成第8页/共40页写入：写入：浮栅不带电荷，在浮栅不带电荷，在D-S间加高压间加高压(20-25V)后，漏极后，漏极PN结雪崩击穿，结雪崩击穿，在在Gc加高压脉冲，吸引高速电子穿越加高压脉冲，吸引高速电子穿越SiO2到达到达Gf，形成注入负电荷。，形成注入负电荷。 擦除：擦除：用紫外线或用紫外线或X射线照射，产生电子空穴对，提供泄放通射线照射，产生电子空穴对，提供泄放通道。道。不能实现字擦除（只擦一个或一些字）功能。不能实现字擦除（只擦一个或一些字）功能。保存时间：保存时间：在不受光线干扰的情况下，可保存在不受光线干扰的情况下，可保存10年。年。浮置栅控制栅:fcGGSIMOS

6、管（叠栅注入管（叠栅注入MOS管）管）利用浮栅是否累积有负电荷来存储二值利用浮栅是否累积有负电荷来存储二值数据。数据。第9页/共40页存储矩阵地址译码器读/写控制电路地址码输入片选读/写控制输入/输出由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道随机存储器随机存储器RAM第10页/共40页地址译码器方法地址译码器方法 :单译码结构单译码结构n位地址构成位地址构成 2n 条地址线条地址线 当地址码有效时，只对应一条字选择线有效，选择连到该字选择线上的所有存储当地址码有效时，只对应一条字选择线有效，选择连到该字选择线上的所有存储

7、元，在读元，在读/写命令控制下，同时从位线（数据线）上读出数据或写入数据。写命令控制下，同时从位线（数据线）上读出数据或写入数据。 第11页/共40页 被选中的存储元一定是当被选中的存储元一定是当X选择线和选择线和Y选择线有效时交叉点的那个存储元，选择线有效时交叉点的那个存储元，然后对该存储元进行读出和写入操作。然后对该存储元进行读出和写入操作。 地址译码器方法地址译码器方法 :双译码结构双译码结构由行译码器和列译码器共同译码，输出为存储矩阵由行译码器和列译码器共同译码，输出为存储矩阵的行列选择线共同确定欲选择的行列选择线共同确定欲选择 的地址单元。的地址单元。第12页/共40页一、静态随机存

8、储器（SRAM）1、结构与工作原理第13页/共40页第14页/共40页二、SRAM的存储单元作存储单元触发器，为基本RSTT41相通、与、导通，时，jjiBBQQTTX65,1单元与缓冲器相连列第行第导通，这时时，所在列被选中，jiTTYj871,，读操作截止，与导通，则若时，当OIQAAAWRSC32110,，写操作导通，与截止，则若QOIAAAWR3210,六管N沟道增强型MOS管第15页/共40页7.4 存储器容量的扩展位扩展方式适用于每片RAM,ROM字数够用而位数不够时接法：将各片的地址线、读写线、片选线并联即可第16页/共40页字扩展方式适用于每片RAM,ROM位数够用而字数不够时

9、SCWRAAOIOI片选信号：写信号：读地址线：数据线：/70701024 x 8RAM70OIOI.9870AAAA,.WRWRAAAAOIOI写信号：读地址线：数据线：/987070,第17页/共40页):(110025625670A个地址个字，需要每一片提供SCYYAAAA分别接四片的译成即将两位代码区分四片用,308989102376876751251125625501110010007070707,AAAAAAAA四片的地址分配就是：0 0 0 1 1 10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 089AA4321SCSCSCSC第18页/共40页输入输出（I/

10、O）线并联要增加的地址线A8A9与译码器的输入相连，译码器的输出分别接至4片RAM的片选控制端第19页/共40页例例1:有有2564位芯片，问地址线多少位，数据线多少位？位芯片，问地址线多少位，数据线多少位？例例2:使用使用2564位芯片组成位芯片组成10244位存储器，问需要多少芯片位存储器，问需要多少芯片?例例3:使用使用2564位芯片组成位芯片组成25616位存储器，问需要多少芯片位存储器，问需要多少芯片?例例4:使用使用2564位芯片组成位芯片组成204832位存储器，问需要多少芯片位存储器，问需要多少芯片?第20页/共40页用存储器实现组合逻辑函数依据：依据：ROM是由与阵列和或阵列

11、组成的组合逻辑电路。是由与阵列和或阵列组成的组合逻辑电路。将将与与阵列地址端阵列地址端A0An当作逻辑函数的输入变量，则当作逻辑函数的输入变量，则可在地址译码器输出端（即字线）上产生全部最小项；可在地址译码器输出端（即字线）上产生全部最小项；或或阵列的输出（位线）是将与之相连字线上的信息相阵列的输出（位线）是将与之相连字线上的信息相或或以后作为输出的，因此在数据输出端可获得有关最小项相以后作为输出的，因此在数据输出端可获得有关最小项相或或的表达式。的表达式。结论：结论：ROM有几个数据输出端，即可获得几个逻辑函数的有几个数据输出端，即可获得几个逻辑函数的输出。输出。方法：方法：列出函数的真值表

12、，直接画出存储矩阵的阵列图。列出函数的真值表，直接画出存储矩阵的阵列图。？回顾与思考：回顾与思考：译码器实现组合逻辑函数的方法及步骤？译码器实现组合逻辑函数的方法及步骤？第21页/共40页举例ABCDDCBAYDCBADABCYBCDADBCDCBAYCBABCAYROM4321产生：用),(),(),(),(15214414107676324321mYmYmYmY第22页/共40页第七章习题一、判断1.RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（ ）2.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（ ）3.用2片容量为16K8的RAM构成容量为32K8的

13、RAM是位扩展。（ ）4.所有的半导体存储器在运行时都具有读和写的功能。（ ）5.ROM和RAM中存入的信息在电源断掉后都不会丢失。（ ）6.存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（ ）7.PROM的或阵列（存储矩阵）是可编程阵列。（ ）8.ROM的每个与项（地址译码器的输出）都一定是最小项。（ ）第23页/共40页二、选择二、选择1.一个容量为一个容量为1K 8的存储器有的存储器有 BD 个存储单元。个存储单元。A.8 B.8K C.8000 D.81922.要构成容量为要构成容量为4K 8的的RAM，需要，需要 D 片容量为片容量为256 4的的RAM。A.2

14、B.4 C.8 D.323.寻址容量为寻址容量为16K 8的的RAM需要需要 C 根地址线。根地址线。A.4 B.8 C.14 D.16 E.16K4.若若RAM的地址码有的地址码有8位，行、列地址译码器的输入端都为位，行、列地址译码器的输入端都为4个，个，则它们的输出线（即字线加位线）共有则它们的输出线（即字线加位线）共有 C 条。条。A.8 B.16 C.32 D.2565.某存储器具有某存储器具有8根地址线和根地址线和8根双向数据线，则该存储器的容量根双向数据线，则该存储器的容量为为 C 。A.8 3 B.8K 8 C.256 8 D. 256 2566.随机存取存储器具有随机存取存储器

15、具有 A 功能。功能。A.读读/写写 B.无读无读/写写 C.只读只读 D.只写只写第24页/共40页7.欲将容量为1281的RAM扩展为10248，则需要控制各片选端的辅助译码器的输出端数为 D 。A.1 B.2 C.3 D.88.随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容 C 。A.全部改变 B.全部为1 C.不确定 D.保持不变9.一个容量为5121的静态RAM具有 AA 。A.地址线9根，数据线1根 B.地址线1根，数据线9根C.地址线512根，数据线9根 D.地址线9根，数据线512根10.只读存储器ROM在运行时具有 A 功能。A.读/无写 B.无读/写 C.

16、读/写 D.无读/无写11.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容 D 。A.全部改变 B.全部为0 C.不可预料 D.保持不变第25页/共40页12.PROM的与陈列（地址译码器）是 B 。A.全译码可编程阵列 B. 全译码不可编程阵列 C.非全译码可编程阵列 D.非全译码不可编程阵列第26页/共40页第二节 可编程逻辑器件v 概述概述v 现场可编程逻辑阵列（现场可编程逻辑阵列（FPLA)v 可编程阵列逻辑（可编程阵列逻辑（PAL)v 通用阵列逻辑（通用阵列逻辑（GAL)第27页/共40页概述n通用集成电路：结构简单，功耗大，可靠性差。n专用集成电路ASIC：可靠性高，

17、设计制造周期长，成本高。数字系统第28页/共40页二、二、LSI中用的逻辑图符中用的逻辑图符号号第29页/共40页现场可编程逻辑阵列现场可编程逻辑阵列FPLAFPLAFPLA与 PROM的比较0A1A1F0F2A2F0A1A1F0F2A2FFPLA结构框图结构框图 第30页/共40页FPLA举例第31页/共40页PAL（Programmable Array Logic）第32页/共40页P393:图图第33页/共40页二、PAL的输出电路结构和反馈形式（自学）PAL举例举例第34页/共40页GAL（Generic Array Logic）第35页/共40页GAL16V8电路结构电路结构逻辑宏单元输出缓冲器输出缓冲器 输入缓冲器时钟信时钟信号输入号输入可编程与阵列固定或阵列 输出反馈/输入缓冲器第36页/共40页乘积项数据选择器三态数据选择器输出数据选择器反馈数据选择器第37页/共40页三、 OLMC 工作模式（自学）用户通过结构控制字确定用户通过结构控制字确定OLMC的五种结构，三种工作模式。的五种结构，三种工作模式。 第38页/共40页一.选择题 1、PROM、PLA、PAL三种可编程器件中，（ ABC ）是可编程的。 A、PROM的或门阵列 B、PAL的与门阵列 C、PLA的与门阵列或门阵列 D、